參數(shù)資料
型號: XCV50E-7PQ240I
廠商: Xilinx Inc
文件頁數(shù): 52/233頁
文件大?。?/td> 0K
描述: IC FPGA 1.8V I-TEMP 240-PQFP
產(chǎn)品變化通告: FPGA Family Discontinuation 18/Apr/2011
標準包裝: 24
系列: Virtex®-E
LAB/CLB數(shù): 384
邏輯元件/單元數(shù): 1728
RAM 位總計: 65536
輸入/輸出數(shù): 158
門數(shù): 71693
電源電壓: 1.71 V ~ 1.89 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 100°C
封裝/外殼: 240-BFQFP
供應商設備封裝: 240-PQFP(32x32)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
Virtex-E 1.8 V Field Programmable Gate Arrays
R
DS022-4 (v3.0) March 21, 2014
Module 4 of 4
Production Product Specification
59
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
FG676 Fine-Pitch Ball Grid Array Package
XCV400E and XCV600E devices in the FG676 fine-pitch
Ball Grid Array package have footprint compatibility. Pins
labeled I0_VREF can be used as either in all parts unless
device-dependent as indicated in the footnotes. If the pin is
not used as VREF, it can be used as general I/O. Immedi-
ately following Table 20, see Table 21 for Differential Pair
information.
88
5
V7
AB3
-
89
6
Y2
W3
-
90
6
V3
V4
-
91
6
U4
Y1
VREF
92
6
W1
V2
-
93
6
U2
T3
VREF
94
6
V1
T5
2
-
95
6
U1
R5
1
-
96
6
T1
R4
2
VREF
97
6
P3
R2
-
98
6
R1
P5
-
99
6
N5
P2
-
100
6
N4
P1
2
-
101
6
N2
N3
1
VREF
102
6
M4
N1
2
-
103
6
M6
M3
-
104
7
L4
L3
-
105
7
L1
L5
-
106
7
K2
L6
2
-
107
7
K3
K4
2
VREF
108
7
K5
K1
-
109
7
J2
J3
-
110
7
H1
J5
-
111
7
H3
H2
-
112
7
H4
G1
2
VREF
113
7
F2
F1
2
-
114
7
G3
H5
-
115
7
E2
E1
VREF
116
7
G5
F3
-
117
7
D2
E3
VREF
118
7
C1
F5
-
Notes:
1.
AO in the XCV200E.
2.
AO in the XCV300E.
Table 19: FG456 Differential Pin Pair Summary
XCV200E, XCV300E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
Table 20: FG676 — XCV400E, XCV600E
Bank
Pin Description
Pin #
0GCK3
E13
0IO
A6
0IO
A91
0IO
A101
0IO
B3
0IO
B41
0IO
B121
0IO
C6
0IO
C8
0IO
D5
0IO
D131
0IO
G13
0IO_L0N_Y
C4
0
IO_L0P_Y
F7
0IO_L1N_YY
G8
0
IO_L1P_YY
C5
0
IO_VREF_L2N_YY
D6
0
IO_L2P_YY
E7
0IO_L3N
A4
0IO_L3P
F8
0IO_L4N
B5
0IO_L4P
D7
0
IO_VREF_L5N_YY
E8
0
IO_L5P_YY
G9
0
IO_L6N_YY
A5
0
IO_L6P_YY
F9
0IO_L7N_Y
D8
0
IO_L7P_Y
C7
0
IO_VREF_L8N_Y
B72
0
IO_L8P_Y
E9
相關(guān)PDF資料
PDF描述
ASM43DRMN CONN EDGECARD 86POS .156 WW
AGM43DRMN CONN EDGECARD 86POS .156 WW
AYM43DRMH CONN EDGECARD 86POS .156 WW
ASM43DRMH CONN EDGECARD 86POS .156 WW
AGM43DRMH CONN EDGECARD 86POS .156 WW
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XCV50E-7PQG240C 制造商:Xilinx 功能描述:IC SYSTEM GATE 制造商:Xilinx 功能描述:FPGA VIRTEX-E 20.736K GATES 1728 CELLS 400MHZ 0.18UM 1.8V 24 - Trays
XCV50E-8BG240C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV50E-8BG240I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV50E-8CS144C 功能描述:IC FPGA 1.8V C-TEMP 144-CSBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Virtex®-E 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計:2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA(27x27)
XCV50E-8CS144I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays