- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4208 > XC6VCX240T-2FFG784I (Xilinx Inc)IC FPGA VIRTEX 6 241K 784FFGBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | XC6VCX240T-2FFG784I |
| 廠商： | Xilinx Inc |
| 文件頁(yè)數(shù)： | 40/52頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA VIRTEX 6 241K 784FFGBGA |
| 產(chǎn)品培訓(xùn)模塊： | Virtex-6 FPGA Overview |
| 產(chǎn)品變化通告： | Virtex-6 FIFO Input Logic Reset 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Virtex® 6 CXT |
| LAB/CLB數(shù)： | 18840 |
| 邏輯元件/單元數(shù)： | 241152 |
| RAM 位總計(jì)： | 15335424 |
| 輸入/輸出數(shù)： | 400 |
| 電源電壓： | 0.95 V ~ 1.05 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 784-BBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 784-FCBGA |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)當(dāng)前第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)
Virtex-6 CXT Family Data Sheet
DS153 (v1.6) February 11, 2011
Product Specification
45
MMCM Switching Characteristics
Table 55: Regional Clock Switching Characteristics (BUFR)
Symbol
Description
Speed Grade
Units
-2
-1
TBRCKO_O
Clock to out delay from I to O
0.75
ns
0.75
ns
0.75
ns
0.75
ns
TBRCKO_O_BYP
Clock to out delay from I to O with Divide Bypass attribute set
0.37
ns
0.37
ns
0.37
ns
0.37
ns
TBRDO_O
Propagation delay from CLR to O
0.83
ns
Maximum Frequency
FMAX
Regional clock tree (BUFR)
300
MHz
Table 56: Horizontal Clock Buffer Switching Characteristics (BUFH)
Symbol
Description
Speed Grade
Units
-2
-1
TBHCKO_O
BUFH delay from I to O
0.13
ns
TBHCCK_CE/TBHCKC_CE
CE pin Setup and Hold
0.05/0.05
ns
Maximum Frequency
FMAX
Horizontal clock buffer (BUFH)
700
MHz
Table 57: MMCM Specification
Symbol
Description
Speed Grade
Units
-2
-1
FINMAX
Maximum Input Clock Frequency(1)
700
MHz
FINMIN
Minimum Input Clock Frequency
10
MHz
FINJITTER
Maximum Input Clock Period Jitter
< 20% of clock input period or 1 ns
Max
FINDUTY
Allowable Input Duty Cycle: 10—49 MHz
25/75
%
Allowable Input Duty Cycle: 50—199 MHz
30/70
%
Allowable Input Duty Cycle: 200—399 MHz
35/65
%
Allowable Input Duty Cycle: 400—499 MHz
40/60
%
Allowable Input Duty Cycle: >500 MHz
45/55
%
FMIN_PSCLK
Minimum Dynamic Phase Shift Clock Frequency
0.01
MHz
FMAX_PSCLK
Maximum Dynamic Phase Shift Clock Frequency
450
MHz
FVCOMIN
Minimum MMCM VCO Frequency
600
MHz
FVCOMAX
Maximum MMCM VCO Frequency
1200
MHz
FBANDWIDTH
Low MMCM Bandwidth at Typical(2)
1.00
MHz
High MMCM Bandwidth at Typical(2)
4.00
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ABB106DHHN-S621 | CONN EDGECARD 212PS .050 DIP SLD |
| ABB106DHHD-S621 | CONN EDGECARD 212PS .050 DIP SLD |
| XC2V3000-5FF1152I | IC FPGA VIRTEX-II 1152FCBGA |
| ACB106DHHN-S578 | EDGECARD 212POS .050 SLD W/POSTS |
| XC5VFX70T-2FF1136I | IC FPGA VIRTEX-5FXT 1136FFBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC6VCX75T | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-6 CXT Family Data Sheet |
| XC6VCX75T-1FF484C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 75K 484BGA |
| XC6VCX75T-1FF484I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 240 I/O 484FCBGA |
| XC6VCX75T-1FF784C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 360 I/O 784FCBGA |
| XC6VCX75T-1FF784I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 360 I/O 784FCBGA |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。