- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4208 > XC6VCX240T-2FFG784I (Xilinx Inc)IC FPGA VIRTEX 6 241K 784FFGBGA PDF資料下載
參數(shù)資料
| 型號： | XC6VCX240T-2FFG784I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 28/52頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX 6 241K 784FFGBGA |
| 產(chǎn)品培訓(xùn)模塊： | Virtex-6 FPGA Overview |
| 產(chǎn)品變化通告： | Virtex-6 FIFO Input Logic Reset 18/Apr/2011 |
| 標準包裝： | 1 |
| 系列： | Virtex® 6 CXT |
| LAB/CLB數(shù)： | 18840 |
| 邏輯元件/單元數(shù)： | 241152 |
| RAM 位總計： | 15335424 |
| 輸入/輸出數(shù)： | 400 |
| 電源電壓： | 0.95 V ~ 1.05 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 784-BBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 784-FCBGA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
Virtex-6 CXT Family Data Sheet
DS153 (v1.6) February 11, 2011
Product Specification
34
Input/Output Delay Switching Characteristics
CLB Switching Characteristics
Table 46: Input/Output Delay Switching Characteristics
Symbol
Description
Speed Grade
Units
-2
-1
IDELAYCTRL
TDLYCCO_RDY
Reset to Ready for IDELAYCTRL
3
s
FIDELAYCTRL_REF
REFCLK frequency
200
MHz
IDELAYCTRL_REF_PRECISION REFCLK precision
±10
MHz
TIDELAYCTRL_RPW
Minimum Reset pulse width
50
ns
IODELAY
TIDELAYRESOLUTION
IODELAY Chain Delay Resolution
1/(32 x 2 x FREF)
ps
TIDELAYPAT_JIT
Pattern dependent period jitter in delay chain for clock
pattern.(1)
00
ps
per tap
Pattern dependent period jitter in delay chain for
random data pattern.(2)
±5
ps
per tap
Pattern dependent period jitter in delay chain for
random data pattern.(3)
±9
ps
per tap
TIODELAY_CLK_MAX
Maximum frequency of CLK input to IODELAY
300
MHz
TIODCCK_CE / TIODCKC_CE
CE pin Setup/Hold with respect to CK
0.65/–0.09
ns
TIODCK_INC/ TIODCKC_INC
INC pin Setup/Hold with respect to CK
0.31/–0.00
ns
TIODCCK_RST/ TIODCKC_RST
RST pin Setup/Hold with respect to CK
0.69/–0.08
ns
TIODDO_T
TSCONTROL delay to MUXE/MUXF switching and
through IODELAY
Note 4
ps
TIODDO_IDATAIN
Propagation delay through IODELAY
Note 4
ps
TIODDO_ODATAIN
Propagation delay through IODELAY
Note 4
ps
Notes:
1.
When HIGH_PERFORMANCE mode is set to TRUE or FALSE.
2.
When HIGH_PERFORMANCE mode is set to TRUE
3.
When HIGH_PERFORMANCE mode is set to FALSE.
4.
Delay depends on IODELAY tap setting. See the TRACE report for actual values.
Table 47: CLB Switching Characteristics
Symbol
Description
Speed Grade
Units
-2
-1
Combinatorial Delays
TILO
An – Dn LUT address to A
0.08
ns, Max
An – Dn LUT address to AMUX/CMUX
0.23
0.25
ns, Max
An – Dn LUT address to BMUX_A
0.37
0.41
ns, Max
TITO
An – Dn inputs to A – D Q outputs
0.79
0.91
ns, Max
TAXA
AX inputs to AMUX output
0.42
0.48
ns, Max
TAXB
AX inputs to BMUX output
0.47
0.53
ns, Max
TAXC
AX inputs to CMUX output
0.52
0.60
ns, Max
TAXD
AX inputs to DMUX output
0.55
0.63
ns, Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ABB106DHHN-S621 | CONN EDGECARD 212PS .050 DIP SLD |
| ABB106DHHD-S621 | CONN EDGECARD 212PS .050 DIP SLD |
| XC2V3000-5FF1152I | IC FPGA VIRTEX-II 1152FCBGA |
| ACB106DHHN-S578 | EDGECARD 212POS .050 SLD W/POSTS |
| XC5VFX70T-2FF1136I | IC FPGA VIRTEX-5FXT 1136FFBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC6VCX75T | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-6 CXT Family Data Sheet |
| XC6VCX75T-1FF484C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 75K 484BGA |
| XC6VCX75T-1FF484I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 240 I/O 484FCBGA |
| XC6VCX75T-1FF784C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 360 I/O 784FCBGA |
| XC6VCX75T-1FF784I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 360 I/O 784FCBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。