參數資料
| 型號： | XC4085XL-3BG560I |
| 廠商： | Xilinx Inc |
| 文件頁數： | 9/68頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA I-TEMP 3.3V 3SPD 560MBGA |
| 產品變化通告： | XC4000(XL,XLA,E) Discontinuation 15/Nov/2004 |
| 標準包裝： | 12 |
| 系列： | XC4000E/X |
| LAB/CLB數： | 3136 |
| 邏輯元件/單元數： | 7448 |
| RAM 位總計： | 100352 |
| 輸入/輸出數： | 448 |
| 門數： | 85000 |
| 電源電壓： | 3 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 560-LBGA，金屬 |
| 供應商設備封裝： | 560-MBGA（42.5x42.5） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
R
May 14, 1999 (Version 1.6)
6-21
XC4000E and XC4000X Series Field Programmable Gate Arrays
6
Q
Flip-
Flop/
Latch
D
CE
Q
Out
T
Output
Clock
I
Input
Clock
Enable
Delay
Pad
Flip-Flop
Slew Rate
Control
Output
Buffer
Input
Buffer
Passive
Pull-Up/
Pull-Down
2
I1
X6704
Figure 15: Simplied Block Diagram of XC4000E IOB
Q
Flip-Flop/
Latch
Fast
Capture
Latch
D
Q
Latch
D
G
D
0
1
CE
Q
Out
T
Output Clock
I
Input Clock
Clock Enable
Pad
Flip-Flop
Slew Rate
Control
Output
Buffer
Output MUX
Input
Buffer
Passive
Pull-Up/
Pull-Down
2
I1
X5984
Delay
Figure 16: Simplied Block Diagram of XC4000X IOB (shaded areas indicate differences from XC4000E)
Product Obsolete or Under Obsolescence
相關PDF資料 |
PDF描述 |
|---|---|
| XC4VLX100-10FFG1513C | IC FPGA VIRTEX-4 100K 1513-FBGA |
| XC4VLX25-12FFG676C | IC FPGA VIRTEX-4 LX 25K 676-FBGA |
| XC5202-5PQ100C | IC - FPGA SPEED GRADE 5 COM TEMP |
| XC56309AG100AR2 | IC DSP 24BIT 100MHZ 144-LQFP |
| XC56L307VF160 | IC DSP 24BIT FIXED POINT 196-BGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XC4085XL-3PG559C | 制造商:Xilinx 功能描述: |
| XC4085XL-3PG559I | 制造商:Xilinx 功能描述: |
| XC4085XLA-07BG432C | 制造商:Xilinx 功能描述: |
| XC4085XLA-07BG560C | 制造商:Xilinx 功能描述:FPGA, 3136 CLBS, 55000 GATES, 294 MHz, PBGA560 |
| XC4085XLA-07BG560C0314 | 制造商:Xilinx 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。