參數(shù)資料
型號(hào)： XC3S1200E-4FTG256I
廠商： Xilinx Inc
文件頁(yè)數(shù)： 22/227頁(yè)
文件大小： 0K
描述： IC FPGA SPARTAN3E 1200K 256FTBGA
標(biāo)準(zhǔn)包裝： 90
系列： Spartan®-3E
LAB/CLB數(shù)： 2168
邏輯元件/單元數(shù)： 19512
RAM 位總計(jì)： 516096
輸入/輸出數(shù)： 190
門數(shù)： 1200000
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 256-LBGA
供應(yīng)商設(shè)備封裝： 256-FTBGA
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)當(dāng)前第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)
Spartan-3E FPGA Family: DC and Switching Characteristics
DS312 (v4.1) July 19, 2013
Product Specification
118
General DC Characteristics for I/O Pins
Table 78: General DC Characteristics of User I/O, Dual-Purpose, and Dedicated Pins
Symbol
Description
Test Conditions
Min
Typ
Max
Units
Leakage current at User I/O, Input-only,
Dual-Purpose, and Dedicated pins
Driver is in a high-impedance state, VIN =
0V or VCCO max, sample-tested
–10
–
+10
μA
IRPU(2) Current through pull-up resistor at User I/O,
Dual-Purpose, Input-only, and Dedicated
pins
VIN = 0V, VCCO = 3.3V
–0.36
–
–1.24
mA
VIN = 0V, VCCO = 2.5V
–0.22
–
–0.80
mA
VIN = 0V, VCCO = 1.8V
–0.10
–
–0.42
mA
VIN = 0V, VCCO = 1.5V
–0.06
–
–0.27
mA
VIN = 0V, VCCO = 1.2V
–0.04
–
–0.22
mA
RPU(2) Equivalent pull-up resistor value at User
I/O, Dual-Purpose, Input-only, and
Dedicated pins (based on IRPU per Note 2)
VIN = 0V, VCCO = 3.0V to 3.465V
2.4
–
10.8
k
Ω
VIN = 0V, VCCO = 2.3V to 2.7V
2.7
–
11.8
k
Ω
VIN = 0V, VCCO = 1.7V to 1.9V
4.3
–
20.2
k
Ω
VIN = 0V, VCCO =1.4V to 1.6V
5.0
–
25.9
k
Ω
VIN = 0V, VCCO = 1.14V to 1.26V
5.5
–
32.0
k
Ω
IRPD(2) Current through pull-down resistor at User
I/O, Dual-Purpose, Input-only, and
Dedicated pins
VIN = VCCO
0.10
–
0.75
mA
RPD(2) Equivalent pull-down resistor value at User
I/O, Dual-Purpose, Input-only, and
Dedicated pins (based on IRPD per Note 2)
VIN = VCCO = 3.0V to 3.465V
4.0
–
34.5
k
Ω
VIN = VCCO = 2.3V to 2.7V
3.0
–
27.0
k
Ω
VIN = VCCO = 1.7V to 1.9V
2.3
–
19.0
k
Ω
VIN = VCCO = 1.4V to 1.6V
1.8
–
16.0
k
Ω
VIN = VCCO = 1.14V to 1.26V
1.5
–
12.6
k
Ω
IREF
VREF current per pin
All VCCO levels
–10
–
+10
μA
CIN
Input capacitance
–
10
pF
RDT
Resistance of optional differential
termination circuit within a differential I/O
pair. Not available on Input-only pairs.
VOCM Min ≤ VICM ≤ VOCM Max
VOD Min ≤ VID ≤ VOD Max
VCCO = 2.5V
–120
–
Ω
Notes:
1.
The numbers in this table are based on the conditions set forth in Table 77.
2.
This parameter is based on characterization. The pull-up resistance RPU = VCCO / IRPU. The pull-down resistance RPD =VIN /IRPD.
3.
For single-ended signals that are placed on a differential-capable I/O, VIN of –0.2V to –0.5V is supported but can cause increased leakage
between the two pins. See Parasitic Leakage in UG331, Spartan-3 Generation FPGA User Guide.
相關(guān)PDF資料
PDF描述
XC6SLX25T-N3CSG324C IC FPGA SPARTAN-6 324CSBGA
3341-13BULK CONN JACKSOCKET M2.5/4-40 0.35"
FMM22DSEN CONN EDGECARD 44POS .156 EYELET
FMM22DRKN CONN EDGECARD 44POS DIP .156 SLD
FMM22DRKH CONN EDGECARD 44POS DIP .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1200E-4PQ208C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-4PQ208I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-4PQG208C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-4PQG208I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-4TQ144C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*