- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4291 > XC2S100E-6TQG144C (Xilinx Inc)IC FPGA 1.8V 600 CLB'S 144-TQFP PDF資料下載
參數(shù)資料
| 型號： | XC2S100E-6TQG144C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 52/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1.8V 600 CLB'S 144-TQFP |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | Spartan®-IIE |
| LAB/CLB數(shù)： | 600 |
| 邏輯元件/單元數(shù)： | 2700 |
| RAM 位總計： | 40960 |
| 輸入/輸出數(shù)： | 102 |
| 門數(shù)： | 100000 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 144-LQFP |
| 供應(yīng)商設(shè)備封裝： | 144-TQFP（20x20） |
| 其它名稱： | 122-1462 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當(dāng)前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
48
DS077-3 (v3.0) August 9, 2013
Product Specification
Spartan-IIE FPGA Family: DC and Switching Characteristics
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
TBUF Switching Characteristics
JTAG Test Access Port Switching Characteristics
Configuration Switching Characteristics
Symbol
Description
Speed Grade
Units
-7
-6
Max
TIO
IN input to OUT output
0
ns
TOFF
TRI input to OUT output high impedance
0.1
0.11
ns
TON
TRI input to valid data on OUT output
0.1
0.11
ns
Symbol
Description
Speed Grade
Units
-7
-6
Min
Max
Min
Max
Setup/Hold Times with Respect to TCK
TTAPTCK / TTCKTAP
TMS and TDI setup times and hold times
4.0 / 2.0
-
4.0 / 2.0
-
ns
Sequential Delays
TTCKTDO
Output delay from clock TCK to output TDO
-
11.0
-
11.0
ns
FTCK
TCK clock frequency
-
33
-
33
MHz
Notes:
1.
Before configuration can begin, VCCINT and VCCO Bank 2 must reach the recommended operating voltage.
Figure 23: Configuration Timing on Power-Up
DS001_12_102301
TPOR
TPL
TICCK
Valid
CCLK Output or Input
M0, M1, M2
(Required)
PROGRAM
INIT
VCC(1)
.
Symbol
Description
All Devices
Units
Min
Max
TPOR
Power-on reset
-
2
ms
TPL
Program latency
-
100
μs
TICCK
CCLK output delay (Master serial
mode only)
0.5
4
μs
TPROGRAM
Program pulse width
300
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC2S100E-6TQ144C | IC FPGA 1.8V 600 CLB'S 144-TQFP |
| XA3S200-4PQG208I | IC FPGA SPARTAN-3 200K 208-PQFP |
| 24FC64FT-I/SN | IC EEPROM 64KBIT 1MHZ 8SOIC |
| XA2S50E-6TQ144Q | IC FPGA SPARTAN-IIE 144TQFP |
| RSA50DTBD-S664 | CONN EDGECARD 100PS R/A .125 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC2S100E-6TQG144I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S100E7FG456C | 制造商:Xilinx 功能描述: |
| XC2S100E-7FG456C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
| XC2S100E-7FG456I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
| XC2S100E-7FG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。