- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄245682 > W948D6FBHX6E (WINBOND ELECTRONICS CORP) 8M X 16 DDR DRAM, 5 ns, PBGA60 PDF資料下載
參數(shù)資料
| 型號： | W948D6FBHX6E |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | DRAM |
| 英文描述： | 8M X 16 DDR DRAM, 5 ns, PBGA60 |
| 封裝： | 8 X 9 MM, 0.80 MM PITCH, HALOGEN FREE AND LEAD FREE, VFBGA-60 |
| 文件頁數(shù)： | 47/60頁 |
| 文件大?。?/td> | 1147K |
| 代理商： | W948D6FBHX6E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
W948D6FB / W948D2FB
256Mb Mobile LPDDR
Publication Release Date : May, 24, 2011
- 51 -
Revision A01-003
8.5 AC Timings
[Recommended Operating Conditions: Notes 1-9]
PARAMETER
SYMBOL
- 5
- 6
- 75
UNIT
NOTES
MIN
MAX
MIN
MAX
MIN
MAX
DQ output access time
from CK/
CK
CL=3
tAC
2.0
5.0
2.0
5.0
2.0
6.0
ns
CL=2
2.0
6.5
2.0
6.5
2.0
6.5
DQS output access time from CK/
CK
CL=3
tDQSCK
2.0
5.0
2.0
5.0
2.0
6.0
ns
CL=2
2.0
6.5
2.0
6.5
2.0
6.5
Clock high-level width
tCH
0.45
0.55
0.45
0.55
0.45
0.55
tCK
Clock low-level width
tCL
0.45
0.55
0.45
0.55
0.45
0.55
tCK
Clock half period
tHP
Min
(tCL, tCH)
Min
(tCL, tCH)
Min
(tCL, tCH)
ns
10,11
Clock cycle time
CL=3
tCK
5
6
7.5
ns
12
CL=2
12
ns
12
DQ and DM input setup
time
fast
tDS
0.48
0.6
0.8
ns
13,14,15
slow
0.58
0.7
0.9
ns
13,14,16
DQ and DM input hold time
fast
tDH
0.48
0.6
0.8
ns
13,14,15
slow
0.58
0.7
0.9
ns
13,14,16
DQ and DM input pulse width
tDIPW
1.6
1.8
ns
17
Address and control input
setup time
fast
tIS
0.9
1.1
1.3
ns
15,18
slow
1.1
1.3
1.5
ns
16,18
Address and control input
hold time
fast
tIH
0.9
1.1
1.3
ns
15,18
slow
1.1
1.3
1.5
ns
16,18
Address and control input pulse width
tIPW
2.3
2.6
ns
17
DQ & DQS low-impedance time from
CK/
CK
tLZ
1.0
ns
19
DQ & DQS high-impedance
time from CK/
CK
CL=3
tHZ
5.0
6.0
ns
19
CL=2
6.5
DQS-DQ skew
tDQSQ
0.4
0.5
0.6
ns
20
DQ/DQS output hold time from DQS
tQH
tHP-tQHS
ns
11
Data hold skew factor
tQHS
0.5
0.65
0.75
ns
11
Write command to 1st DQS latching
transition
tDQSS
0.75
1.25
0.75
1.25
0.75
1.25
tCK
DQS input high-level width
tDQSH
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS input low-level width
tDQSL
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS falling edge to CK setup time
tDSS
0.2
tCK
DQS falling edge hold time from CK
tDSH
0.2
tCK
MODE REGISTER SET command
period
tMRD
2
tCK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| WF512K32A-90HI5 | 512K X 32 FLASH 5V PROM MODULE, 90 ns, CHIP66 |
| WF512K32NA-120HSM5 | 512K X 32 FLASH 5V PROM MODULE, 120 ns, CHIP66 |
| WS128K32-70CJC | 512K X 8 MULTI DEVICE SRAM MODULE, 70 ns, CQCC68 |
| WPE128K8C-200PLI | 128K X 8 EEPROM 5V, 200 ns, PQCC32 |
| WS512K32F-100G4TM | 2M X 8 MULTI DEVICE SRAM MODULE, 100 ns, QMA68 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W948D6FBHX6ETR | 制造商:Winbond Electronics Corp 功能描述:256M MDDR, X16, 166MHZ, 65NM |
| W948D6FBHX6G | 制造商:WINBOND 制造商全稱:Winbond 功能描述:256Mb Mobile LPDDR |
| W949D2CB | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512Mb Mobile LPDDR |
| W949D2CBJX5E | 功能描述:IC LPDDR SDRAM 512MBIT 90VFBGA RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:1 系列:- 格式 - 存儲器:閃存 存儲器類型:閃存 - NAND 存儲容量:4G（256M x 16） 速度:- 接口:并聯(lián) 電源電壓:2.7 V ~ 3.6 V 工作溫度:0°C ~ 70°C 封裝/外殼:48-TFSOP（0.724"，18.40mm 寬） 供應(yīng)商設(shè)備封裝:48-TSOP I 包裝:Digi-Reel® 其它名稱:557-1461-6 |
| W949D2CBJX5ETR | 制造商:Winbond Electronics Corp 功能描述:512M MDDR, X32, 200MHZ |
發(fā)布緊急采購，3分鐘左右您將得到回復。