- 您現在的位置：買賣IC網 > PDF目錄384042 > UPD30181AYF1-131-GA3-A (NEC Corp.) 64-/32-BIT MICROPROCESSOR PDF資料下載
參數資料
| 型號： | UPD30181AYF1-131-GA3-A |
| 廠商： | NEC Corp. |
| 英文描述： | 64-/32-BIT MICROPROCESSOR |
| 中文描述： | 64-/32-BIT微處理器 |
| 文件頁數： | 28/72頁 |
| 文件大小： | 447K |
| 代理商： | UPD30181AYF1-131-GA3-A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Data Sheet U16277EJ1V0DS
28
μ
PD30181A, 30181AY
(3/7)
Pin Name
(Signal Name)
Alternate-
Function Pin
Name (Alternate
Signal Name)
During RTC
Reset
After RTC Reset
After Reset by
RSTSW or
Watchdog Timer
In Suspend
Mode
In Hibernate
Mode or During
Shutdown by
HALTimer
CF1_CD(2:1)#
FPD(11:10),
GPIO(47:46)
Hi-Z
Hi-Z
–
–
Hi-Z
CF1_CE(2:1)#
FPD(13:12) ,
GPIO(49:48)
Hi-Z
Hi-Z
Hi-Z
Note 1
Hi-Z
CF1_STSCHG#
FPD14, GPIO50
Hi-Z
Hi-Z
–
–
Hi-Z
CF1_READY
FPD15, GPIO51
Hi-Z
Hi-Z
–
–
Hi-Z
CF1_RESET
DBUS32
Note 2
Hi-Z
Hi-Z
Note 1
Note 3
CF1_DIR
KPORT4,
GPIO39
Hi-Z
Hi-Z
0
Note 1
Hi-Z
CF1_EN#
KPORT5,
GPIO38
Hi-Z
Hi-Z
Hi-Z
Note 1
Hi-Z
CF1_VCCEN#
KSCAN4,
GPIO37
Hi-Z
Hi-Z
1
Note 1
Hi-Z
CF0_CD(2:1)#
GPIO(36:35)
Hi-Z
Hi-Z
–
–
Hi-Z
CF0_IOIS16#
GPIO34
Hi-Z
Hi-Z
–
–
Hi-Z
CF_WAIT#
GPIO33
Hi-Z
Hi-Z
–
–
Hi-Z
CF0_CE(2:1)#
GPIO(32:31)
Hi-Z
Hi-Z
Hi-Z
Note 1
Hi-Z
CF0_STSCHG#
GPIO30
Hi-Z
Hi-Z
–
–
Hi-Z
CF0_READY
GPIO29
Hi-Z
Hi-Z
–
–
–
CF0_RESET
GPIO28
Hi-Z
Hi-Z
Hi-Z
Note 1
Hi-Z
CF0_DIR
GPIO27
Hi-Z
Hi-Z
0
Note 1
Hi-Z
CF0_EN#
GPIO26
Hi-Z
Hi-Z
Hi-Z
Note 1
Hi-Z
CF_REG#
GPIO25
Hi-Z
Hi-Z
Hi-Z
Note 1
Hi-Z
CF0_VCCEN#
GPIO24
Hi-Z
Hi-Z
1
Note 1
Hi-Z
CLK48
–
Hi-Z
Hi-Z
Note 3
Note 3
Hi-Z
UHDP
–
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
UHDN
–
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
UPON
–
0
0
0
0
0
UOC
–
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
UDP
–
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Notes 1.
The status in the previous Fullspeed mode is retained.
2.
The input level is sampled when the RTCRST# signal has changed to high level in order to set the
boot ROM bus width.
3.
The registers in the GIU can be used to set 1, 0, or high impedance.
Remarks 1.
0: Low level, 1: High level, Hi-Z: High impedance
2.
When a pin has high impedance, the buffer’s input enable setting is OFF. Leakage current will not
occur even when an intermediate level is applied.
相關PDF資料 |
PDF描述 |
|---|---|
| UPD30181GM-66-8ED | 64-/32-Bit Microprocessor |
| UPD3570 | UPD3570 2560-BIT CCD LINEAR IMAGE SENSOR |
| UPD3570D | UPD3570 2560-BIT CCD LINEAR IMAGE SENSOR |
| UPD3571 | 5000 BIT CCD LINEAR IMAGE SENSOR |
| UPD3571D | 5000 BIT CCD LINEAR IMAGE SENSOR |
相關代理商/技術參數 |
參數描述 |
|---|---|
| UPD30181GM-66-8ED | 制造商:NEC 制造商全稱:NEC 功能描述:64-/32-Bit Microprocessor |
| UPD30200 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:VR4300(TM).VR4305(TM).VR4310(TM) User＇s Manual | User＇s Manual[08/2000] |
| UPD30200GD-100MBB | 制造商:NEC Electronics Corporation 功能描述: |
| UPD30200GD-100-MBB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:64-Bit Microprocessor |
| UPD30200GD-133-MBB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:64-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復。