- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄384042 > UPD30181AYF1-131-GA3-A (NEC Corp.) 64-/32-BIT MICROPROCESSOR PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD30181AYF1-131-GA3-A |
| 廠商： | NEC Corp. |
| 英文描述： | 64-/32-BIT MICROPROCESSOR |
| 中文描述： | 64-/32-BIT微處理器 |
| 文件頁(yè)數(shù)： | 26/72頁(yè) |
| 文件大?。?/td> | 447K |
| 代理商： | UPD30181AYF1-131-GA3-A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)
Data Sheet U16277EJ1V0DS
26
μ
PD30181A, 30181AY
1.2 Pin Statuses in Specific Status
(1/7)
Pin Name
(Signal Name)
Alternate-
Function Pin
Name (Alternate
Signal Name)
During RTC
Reset
After RTC Reset
After Reset by
RSTSW or
Watchdog Timer
In Suspend
Mode
In Hibernate
Mode or During
Shutdown by
HALTimer
A24
CKE1
0
0
0
Note 1
0
A23
RP#
0
0
0
Note 1
0
A(22:15)
GPIO(61:54)
0
0
0
Note 1
0
A(14:0)
–
0
0
0
Note 1
0
SA10
–
0
0
0
Note 1
0
D(31:0)
–
0
0
0
Note 1
0
IORD#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
IOWR#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
IORDY
–
Hi-Z
Hi-Z
–
–
Hi-Z
IOCS16#
–
Hi-Z
Hi-Z
–
–
Hi-Z
UBE#
–
0
0
1/0
Note 1
0
PCS(4:0)#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
SYSDIR
–
0
0
0
Note 1
0
SYSEN#
–
0
0
1/0
Note 1
0
DRQ(1:0)#
–
Hi-Z
Hi-Z
–
–
Hi-Z
DAK(1:0)#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
TC(1:0)#
GPIO(53:52)
Hi-Z
Hi-Z
–
Note 1
Hi-Z
NMI#
–
–
–
–
–
–
ROMCS#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
MEMRD#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
MEMWR#
–
Hi-Z
Hi-Z
1
Note 1
Hi-Z
RP#
A23
0
0
1
Note 1
0
SDCLK
–
0
Operating
Operating
0
0
CKE1
A24
0
1
1
Note 1
0
CKE0
–
0
1
Note 2
0
0
SDCS(3:2)#
–
0
1
1/0
1/0
0
SDCS(1:0)#
–
0
1
1/0
1/0
0
RAS#
–
0
1
1/0
1/0
0
Notes 1.
The status in the previous Fullspeed mode is retained.
2.
Changes according to the setting in the SDRAMACT register in the GIU.
When SDACT bit = 0: 1
When SDACT bit = 1: 0
Remarks 1.
0: Low level, 1: High level, Hi-Z: High impedance
2.
When a pin has high impedance, the buffer’s input enable setting is OFF. Leakage current will not
occur even when an intermediate level is applied.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD30181GM-66-8ED | 64-/32-Bit Microprocessor |
| UPD3570 | UPD3570 2560-BIT CCD LINEAR IMAGE SENSOR |
| UPD3570D | UPD3570 2560-BIT CCD LINEAR IMAGE SENSOR |
| UPD3571 | 5000 BIT CCD LINEAR IMAGE SENSOR |
| UPD3571D | 5000 BIT CCD LINEAR IMAGE SENSOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD30181GM-66-8ED | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:64-/32-Bit Microprocessor |
| UPD30200 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:VR4300(TM).VR4305(TM).VR4310(TM) User＇s Manual | User＇s Manual[08/2000] |
| UPD30200GD-100MBB | 制造商:NEC Electronics Corporation 功能描述: |
| UPD30200GD-100-MBB | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:64-Bit Microprocessor |
| UPD30200GD-133-MBB | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:64-Bit Microprocessor |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。