- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382648 > TMP320C6413GTS500 (Texas Instruments, Inc.) Fixed-Point Digital Signal Processors PDF資料下載
參數(shù)資料
| 型號(hào)： | TMP320C6413GTS500 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | Fixed-Point Digital Signal Processors |
| 中文描述： | 定點(diǎn)數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 63/140頁(yè) |
| 文件大小： | 1958K |
| 代理商： | TMP320C6413GTS500 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)當(dāng)前第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)
Terminal Functions
63
April 2004
Revised May 2005
SPRS247E
Table 3
9. Terminal Functions (Continued)
NAME
DESCRIPTION
IPD/
IPU
TYPE
NO.
HOST-PORT INTERFACE (HPI) (CONTINUED)
IPU
Host-port data pin 31 (
I/O/Z
)
IPU
Host-port data pin 30 (
I/O/Z
)
IPU
Host-port data pin 29 (
I/O/Z
) [default] or McASP1 mute input (
I
).
IPU
Host-port data pin 28 (
I/O/Z
) [default] or McASP1 mute output (
I/O/Z
).
Host-port data pin 27 (
I/O/Z
) [default] or McASP1 transmit high-frequency master clock
(
I/O/Z
).
HD31
HD30
HD29/AMUTEIN1
HD28/AMUTE1
Y8
Y11
W11
W10
I/O/Z
I/O/Z
I
I/O/Z
HD27/AHCLKX1
Y4
I/O/Z
IPU
HD26/AHCLKR1
AB4
I/O/Z
IPU
Host-port data pin 26 (
I/O/Z
) [default] or McASP1 receive high-frequency master clock
(
I/O/Z
).
HD25/ACLKR1
HD24/ACLKX1
AA9
AA4
I/O/Z
I/O/Z
IPU
IPU
Host-port data pin 25 (
I/O/Z
) [default] or McASP1 receive bit clock (
I/O/Z
).
Host-port data pin 24 (
I/O/Z
) [default] or McASP1 transmit bit clock (
I/O/Z
).
Host-port data pin 23 (
I/O/Z
) [default] or McASP1 receive frame sync or left/right clock
(LRCLK) (
I/O/Z
).
HD23/AFSR1
AB9
I/O/Z
IPU
HD22/AFSX1
AB5
I/O/Z
IPU
Host-port data pin 22 (
I/O/Z
) [default] or McASP1 transmit frame sync or left/right clock
(LRCLK) (
I/O/Z
).
HD21/AXR1[5]
HD20/AXR1[4]
HD19/AXR1[3]
HD18/AXR1[2]
HD17/AXR1[1]
HD16/AXR1[0]
HD15/GP0[15]
HD14/GP0[14]
HD13/GP0[13
]
HD12/GP0[12]
HD11/GP0[11]
HD10/GP0[10]
HD9/GP0[9]
HD8/GP0[8]
Y9
AB8
AA6
AB7
AA7
AB6
Y12
AA12
AB13
Y14
AB14
AA15
Y16
AB16
I/O/Z
IPU
Host port data [21:16] pin (
Host-port data [21:16] pin (
I/O/Z
) [default] or McASP1 TX/RX data pins [5:0] (
I/O/Z
).
I/O/Z
IPU
Host-port data [15:8] pins (
) [default] or General-purpose input/output (GP0) [15:8]
Host port data [15:8] pins (
I/O/Z
) [default] or General purpose input/output (GP0) [15:8]
pins (
I/O/Z
).
HD7
W12
Host-port data [7:0] pins (
Host port data [7:0] pins (
I/O/Z
)
HD6
AA13
Host Port bus width user configurable at device reset via a 1 k
pullup/
Host-Port bus width user-configurable at device reset via a 1-k
pulldown resistor on the HD5 pin (
I
):
HD5
Y13
HD4
AA14
I/O/Z
IPU
HD5 pin 0: HPI operates as an HPI16
HD5 pin = 0: HPI operates as an HPI16.
(HPI bus is 16 bits wide. HD[15:0] pins are used and the remaining HD[31:16] pins
are reserved pins in the high-impedance state.)
HD3
AB15
HD2
AA16
HD1
Y15
HD5 pin = 1: HPI operates as an HPI32.
(HPI bus is 32 bits wide. All HD[31:0] pins are used for host-port operations.)
HD0
W15
I = Input, O = Output, Z = High impedance, S = Supply voltage, GND = Ground, A = Analog Signal
IPD = Internal pulldown, IPU = Internal pullup. (These IPD/IPU signal pins feature a 30-k
IPD or IPU resistor. To pull up a signal to the opposite
supply rail, a 1-k
resistor should be used.)
§
These pins are multiplexed pins. For more details, see the Device Configurations section of this data sheet.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMP320C6413ZTSA500 | Fixed-Point Digital Signal Processors |
| TMX320F2810GHHA | DIGITAL SIGNAL PROCESSORS |
| TMX320F2810PBKA | DIGITAL SIGNAL PROCESSORS |
| TMP320F2810PBKA | DIGITAL SIGNAL PROCESSORS |
| TMX320F2810PBKAEP | Digital Signal Processors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMP320C6413GTSA400 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
| TMP320C6413GTSA500 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
| TMP320C6413ZTS400 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
| TMP320C6413ZTS500 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
| TMP320C6413ZTSA400 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。