- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383990 > TDA9331H (NXP SEMICONDUCTORS) I2C-bus controlled TV display processors PDF資料下載
參數(shù)資料
| 型號： | TDA9331H |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | I2C-bus controlled TV display processors |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP44 |
| 封裝： | 10 X 10 MM, 1.75 MM HEIGHT, PLASTIC, SOT-307-2, QFP-44 |
| 文件頁數(shù)： | 11/56頁 |
| 文件大小： | 228K |
| 代理商： | TDA9331H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
2000 May 08
11
Philips Semiconductors
Preliminary specification
I
2
C-bus controlled TV display processors
TDA933xH series
Table 2
Input control bits
Notes
1.
2.
3.
For zero parallelogram and bow correction use register value 7 DEC.
See Chapter “Characteristics”; note 47.
Bit VGA is not available in the TDA9330H.
FUNCTION
SUBADDRESS
(HEX)
DATA BYTE
D7
MAT
MUS
HBL
HDTV
OPC
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D6
EBB
FBC
TFBC
VSR
VFF
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D5
SBL
OBL
GAI
0
LBM
A5
A5
A5
A5
A5
A5
SC1
A5
0
A5
A5
A5
A5
A5
A5
A5
A5
A5
A5
A5
0
A5
0
0
0
A5
0
D4
RBL
AKB
STB0
STB1
DIP
A4
A4
A4
A4
A4
A4
SC0
A4
0
A4
A4
A4
A4
A4
A4
A4
A4
A4
A4
A4
A4
A4
0
0
HDCL
A4
0
D3
BLS
CL3
HB3
POC
OSO
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
A3
LBL3
A3
A3
D2
BKS
CL2
HB2
PRD
SVF
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
A2
LBL2
A2
A2
D1
IE1
CL1
HB1
VGA
(3)
EVG
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
A1
LBL1
A1
A1
D0
IE2
CL0
HB0
ESS
DL
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
A0
LBL0
A0
A0
RGB processing-1
RGB processing-2
Wide horizontal blanking
Horizontal deflection
Vertical deflection
Brightness
Saturation
Contrast
White point R
White point G
White point B
Peak white limiting
Horizontal shift
Horizontal parallelogram
(1)
E-W width
E-W parabola/width
E-W upper corner/parabola
E-W trapezium
E-W EHT compensation sensitivity
Vertical slope
Vertical amplitude
S-correction
Vertical shift
Vertical zoom
Vertical scroll
Vertical wait
DAC output
(2)
Black level offset R
Black level offset G
Horizontal timing
E-W lower corner/parabola
Horizontal bow
(1)
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TDA9332 | I2C-bus controlled TV display processors |
| TDA9332H | I2C-bus controlled TV display processors |
| TDA9850 | I2C-bus controlled BTSC stereo/SAP decoder |
| TDA9850T | I2C-bus controlled BTSC stereo/SAP decoder |
| TDA9851 | I2C-bus controlled economic BTSC stereo decoder |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TDA9332 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:I2C-bus controlled TV display processors |
| TDA9332H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:I2C-bus controlled TV display processors |
| TDA9380 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TDA938O超級芯片將微處理器(CPU)與TV信號處理器集成在一起 |
| TDA9383 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| TDA9400 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS FOR TV AND RADIO RECEVERS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。