
TDA5251 F1
Version 1.0
Preliminary Specification
87
2003-02-18
Confidential
List of Figures
Figure 1-1
Figure 2-1
Figure 2-2
Figure 2-3
Figure 2-4
Figure 2-5
Figure 2-6
Figure 2-7
Figure 2-8
Figure 2-9
Figure 2-10
Figure 2-11
Figure 2-12
Figure 2-13
Figure 2-14
Figure 2-15
Figure 2-16
Figure 2-17
Figure 2-18
Figure 3-1
Figure 3-2
Figure 3-3
Figure 3-4
Figure 3-5
Figure 3-6
Figure 3-7
Figure 3-8
Figure 3-9
Figure 3-10
Figure 3-11
Figure 3-12
Figure 3-13
Figure 3-14
Figure 3-15
Figure 3-16
Figure 3-17
Figure 3-18
Figure 3-19
Figure 3-20
Figure 3-21
Figure 3-22
Figure 3-23
Figure 3-24
P-TSSOP-38-1 package outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Pin Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Main Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
One I/Q Filter stage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Quadricorrelator Demodulation Characteristic . . . . . . . . . . . . . . . . . page
Data Filter architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Timing and Data Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Bus Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Sub Addresses Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Wakeup Logic States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Timing for Self Polling Mode (ADC & Data Detect in one shot mode) page
Timing for Timer Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Frequency and RSSI Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Data Valid Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Data Input/Output Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
1
st
start or reset in active mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
1st start or reset in PD mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Sequencer‘s capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Clock Divider. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
RX/TX Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
RX-Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
S11 measured. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
TX_Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
TX_Mode_simplified . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Equivalent power amplifier tank circuit . . . . . . . . . . . . . . . . . . . . . . . page
Output power Po (mW) and collector efficiency E vs. load resistor RL. page 43
Power output and collector current vs. frequency. . . . . . . . . . . . . . . page
Sparam_measured_100M. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Transmit Spectrum 3GHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Transmit Spectrum 300MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
possible crystal oscillator frequencies. . . . . . . . . . . . . . . . . . . . . . . . page
FSK modulation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
FSK receive. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
parasitics of the switching network . . . . . . . . . . . . . . . . . . . . . . . . . . page
I/Q Filter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
IQ Filter and frequency characteristics of the receive system. . . . . . page
Limiter and Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Limiter frequency characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Typ. RSSI Level (Eval Board) @3V . . . . . . . . . . . . . . . . . . . . . . . . . page
Slicer Level using RC Integrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . page
Slicer Level using Peak Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . page
9
10
17
19
20
21
22
23
26
30
30
31
31
32
32
33
33
34
34
37
38
39
41
41
42
44
45
46
46
47
49
50
51
52
53
58
58
59
60
61
62
63