
STD130
3-128
Samsung ASIC
OA2111/OA2111D2
2-OR into 4-NAND with 1X/2X Drive
Logic Symbol
Cell Data
Switching Characteristics
OA2111
(Typical process, 25
°
C, 1.8V, t
R
/t
F
= 0.15ns, SL: Standard Load)
Input Load (SL)
Gate Count
OA2111
C
0.9
OA2111D2
C
2.0
OA2111
OA2111D2
A
B
D
1.0
E
A
B
D
2.0
E
1.0
1.1
1.0
2.1
2.1
1.9
2.33
3.67
Y
C
D
E
A
B
Path
Parameter
Delay [ns]
SL = 2
0.215
0.216
0.120
0.120
0.210
0.254
0.127
0.143
0.162
0.252
0.110
0.159
0.171
0.251
0.116
0.163
0.182
0.250
0.121
0.163
<
Delay Equations [ns]
Group1*
0.135 + 0.040*SL
0.134 + 0.041*SL
0.083 + 0.019*SL
0.080 + 0.020*SL
0.128 + 0.041*SL
0.172 + 0.041*SL
0.089 + 0.019*SL
0.101 + 0.021*SL
0.112 + 0.025*SL
0.168 + 0.042*SL
0.086 + 0.012*SL
0.117 + 0.021*SL
0.122 + 0.025*SL
0.167 + 0.042*SL
0.092 + 0.012*SL
0.120 + 0.021*SL
0.132 + 0.025*SL
0.165 + 0.042*SL
0.096 + 0.012*SL
0.121 + 0.021*SL
Group2*
0.129 + 0.041*SL
0.129 + 0.042*SL
0.083 + 0.019*SL
0.079 + 0.020*SL
0.125 + 0.042*SL
0.167 + 0.042*SL
0.089 + 0.019*SL
0.102 + 0.021*SL
0.108 + 0.026*SL
0.166 + 0.042*SL
0.086 + 0.012*SL
0.118 + 0.021*SL
0.118 + 0.026*SL
0.164 + 0.043*SL
0.092 + 0.012*SL
0.122 + 0.021*SL
0.128 + 0.026*SL
0.163 + 0.043*SL
0.097 + 0.012*SL
0.123 + 0.021*SL
Group3*
0.120 + 0.042*SL
0.121 + 0.043*SL
0.082 + 0.019*SL
0.079 + 0.020*SL
0.120 + 0.042*SL
0.158 + 0.043*SL
0.090 + 0.019*SL
0.102 + 0.021*SL
0.100 + 0.027*SL
0.161 + 0.043*SL
0.086 + 0.012*SL
0.120 + 0.021*SL
0.110 + 0.027*SL
0.161 + 0.043*SL
0.092 + 0.012*SL
0.123 + 0.021*SL
0.121 + 0.027*SL
0.160 + 0.043*SL
0.098 + 0.012*SL
0.124 + 0.021*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
B to Y
C to Y
D to Y
E to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
0
x
x
x
B
0
x
x
x
C
x
0
x
x
D
x
x
0
x
E
x
x
x
0
Y
1
1
1
1
0
Other States