- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16791 > SI5338-EVB (Silicon Laboratories Inc)BOARD EVALUATION SI5338 PDF資料下載
參數(shù)資料
| 型號： | SI5338-EVB |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 2/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVALUATION SI5338 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | 計時，時鐘發(fā)生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | Si5338 |
| 主要屬性： | LVPECL/LVDS：160 kHz 至 700 MHz，<1 ps RMS 標(biāo)準(zhǔn)抖動，零 ppm 頻率錯誤 |
| 次要屬性： | 基于 USB 的 GUI，用于編程，I2C/SMBus 兼容接口，1.8、2.5 或 3.3 V |
| 已供物品： | 板，線纜，CD，樣品 |
| 產(chǎn)品目錄頁面： | 628 (CN2011-ZH PDF) |
| 相關(guān)產(chǎn)品： | 336-1555-5-ND - IC CLK GEN QUAD 200MHZ 24-QFN 336-1554-5-ND - IC CLK GEN QUAD 350MHZ 24-QFN 336-1553-5-ND - IC CLK GEN QUAD 700MHZ 24-QFN |
| 其它名稱： | 336-1556 |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Si5338
10
Rev. 1.3
CMOS Output
Resistance
—50
—
SSTL Output
Resistance
—50
—
HSTL Output
Resistance
—50
—
CMOS Output Volt-
age8
VOH
4 mA load
VDDO – 0.3
—
V
VOL
4 mA load
—
0.3
V
SSTL Output Voltage
VOH
SSTL-3
VDDOx = 2.97 to
3.63 V
0.45xVDDO+0.41
—
V
VOL
—
0.45xVDDO
–0.41
V
VOH
SSTL-2
VDDOx = 2.25 to
2.75 V
0.5xVDDO+0.41
—
V
VOL
—
0.5xVDDO–
0.41
V
VOH
SSTL-18
VDDOx = 1.71 to
1.98 V
0.5xVDDO+0.34
—
V
VOL
—
0.5xVDDO–
0.34
V
HSTL Output Voltage
VOH
VDDO = 1.4 to
1.6 V
0.5xVDDO+0.3
—
V
VOL
—
0.5xVDDO –
0.3
V
Duty Cycle5
DC
45
—
55
%
Table 6. Input and Output Clock Characteristics (Continued)
(VDD = 1.8 V –5% to +10%, 2.5 V ±10%, or 3.3 V ±10%, TA = –40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Notes:
1. Use an external 100
resistor to provide load termination for a differential clock. See Figure 3.
2. For best jitter performance, keep the midpoint differential input slew rate on pins 1,2,5,6 faster than 0.3 V/ns.
3. Minimum input frequency in clock buffer mode (PLL bypass) is 5 MHz. Operation to 1 MHz is also supported in buffer
mode, but loss-of-signal (LOS) status is not functional.
4. For best jitter performance, keep the mid point input single ended slew rate on pins 3 or 4 faster than 1 V/ns.
5. Not in PLL bypass mode.
6. Only two unique frequencies above 350 MHz can be simultaneously output, Fvco/4 and Fvco/6. See "3.3. Synthesis
Stages" on page 18.
7. CML output format requires ac-coupling of the differential outputs to a differential 100
load at the receiver.
8. Includes effect of internal series 22
resistor.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| H3AAH-2606G | IDC CABLE - HSC26H/AE26G/HSC26H |
| 0982660138 | CBL 12POS 0.5MM JMPR TYPE D 1' |
| 0982661084 | CBL 37POS 0.5MM JMPR TYPE D 6" |
| HMC08DRTH | CONN EDGECARD 16POS DIP .100 SLD |
| EBC43DCSD-S288 | CONN EDGECARD 86POS .100 EXTEND |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5338F-A01839-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Bulk |
| SI5338F-A01839-GMR | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Tape and Reel |
| Si5338F-A-GM | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 I2C-PRGRMBL clock generatr 0.16-200MHz RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5338F-A-GMR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 I2C-Program Clk Gen 0.16-200MHz Pin-Ctrl RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| Si5338F-B-GM | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 I2C-PRGRMBL clock generatr 0.16-200MHz RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。