參數(shù)資料
型號: S3P821AXX-QW
元件分類: 微控制器/微處理器
英文描述: 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP80
封裝: 14 X 20 MM, QFP-80
文件頁數(shù): 84/208頁
文件大小: 1310K
代理商: S3P821AXX-QW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁當前第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁
EXTERNAL INTERFACE
S3C821A/P821A
16-2
EXTERNAL INTERFACE CONTROL REGISTERS
This subsection presents an overview of the S3C821A system registers which are used to configure and control
the external peripheral interface:
— System mode register (SYM, R222, DEH, set 1)
— Port 0 control register (P0CON, R224, E0H, set 1, bank 1)
— Port 1 control register (P1CON, R226, E2H, set 1, bank 1)
— Port 2 low-byte control register (P2CONL, R229, E5H, set 1, bank 1)
Detailed descriptions of each of these registers can be found in Part I, Chapter 4, "Control Registers."
PORT 0 CONTROL REGISTER (P0CON)
The port 0 control register P0CON (E0H, set 1, bank 1) controls the upper and lower nibble configuration for port
0 pins. When P0CON bit 7 = "1", the upper nibble pins P0.7–P0.4 are configured as lines for the external
memory interface. When P0CON bit 3 = "1", the lower nibble pins P0.3–P0.0 are configured for external memory.
After a reset, P0CON is cleared to 00H. Bits 7 and/or 3 must then be set to "1" by program software to enable the
external memory interface function for port 0.
PORT 1 CONTROL REGISTER (P1CON)
The port 1 control register P1CON (E2H, set 1, bank 1) functions identically to the P0CON register, except that it
controls the upper and lower nibble configuration for port 1 pins: P1.7–P1.4 and P1.3–P1.0, respectively. P1CON
is also cleared to 00H by a reset.
PORT 2 CONTROL REGISTER (P2CONL)
The pins of I/O port 2, P2.3–P2.0, can alternately be used as lines for the signal outputs that are required to
control the activity of the multiplexed external memory interface bus. You manipulate the bit-pairs in the control
register, P2CONL (E5H, set 1, bank 1) to configure the pins individually for general-purpose use or as external
memory bus control lines. If the external memory interface is implemented, you must configure all four pins as
memory lines. When bit pairs 7/6, 5/4, 3/2, and 1/0 are set to "11B", the corresponding memory signal outputs
are activated:
Bit-pair
Pin
Symbol
Function
7/6
P2.3
DM
Data memory pin
5/4
P2.2
DW
Data write pin
3/2
P2.1
DR
Data read pin
1/0
P2.0
AS
Address strobe pin
In normal operating mode, a reset operation clears P2CONL to 00H, configuring P2.3–P2.0 as normal input pins.
相關(guān)PDF資料
PDF描述
S3C821AXX-QW 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP80
S3P8245XX-TW 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80
S3P8454-QW 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80
S3P8454-TW 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80
S3P8615-QZ 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PQFP44
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S3P8245 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS
S3P8245XZZ-QW85 制造商:Samsung Semiconductor 功能描述:
S3P8245XZZ-TW85 制造商:Samsung Semiconductor 功能描述:
S3P8249 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS
S3P8249XZZ-QWR9 制造商:Samsung Semiconductor 功能描述: