- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98070 > S3P821AXX-QW 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | S3P821AXX-QW |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | 14 X 20 MM, QFP-80 |
| 文件頁數(shù)： | 21/208頁 |
| 文件大?。?/td> | 1310K |
| 代理商： | S3P821AXX-QW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁
S3C821A/P821A
I/O PORTS
9-3
PORT 0
Port 0 pins P0.0–P0.7 can be configured on a nibble basis for general data input or output. When configured as
outputs, the pins in each nibble may optionally be set to open-drain. You can alternately configure port 0 as
additional address lines (A8–A15) for the external peripheral interface. It is possible to configure the lower nibble
as external interface address lines A8–A11, and to use the upper nibble pins for general I/O.
To access port 0, you should write or read the port 0 data register, P0 (R224, E0H, Bank 0) in set 1. The port 0
data register can't be written, however, when port 0 bits are configured as address lines for the external interface:
writing has no effect and reading only loads P0 data register with the state of the pin.
PORT 0 CONTROL REGISTER
The port 0 control register, P0CON (R224, E0H, set 1, Bank 1), controls the direction of the I/O lines and allows
an optional selection of pull-up resistor in input mode, and that of open-drain, or push-pull in output modes. The
P0CON setting "1xxxB" for each nibble configures the pins as external interface lines. The bits 4-7 control the
upper nibble pins, P0.4–P0.7, and the bits 0-3 control the lower nibble pins, P0.0–P0.3.
In normal operating mode, a reset operation clears all P0CON register values to "0". If you want to configure an
external memory area, you can use a routine to set the P0CON value to "1xxx1xxxB". This setting correctly
configures the address lines A8–A11 (lower nibble) and A12–A15 (upper nibble).
I/O PORT 0 CONTROL REGISTER (P0CON)
R224, E0H, Set 1, Bank 1, R/W
MSB
LSB
.7
.6
.5
.4
.3
.2
.1
.0
Upper nibble port configuration
Lower nibble port configuration
7 (3)
0
1
Port Mode Selection
Input mode
Input, pull-up mode
Output, push-pull mode
Output, open-drain mode
LCD segment (SEG23-SEG16)
External interface (A15-A8)
6 (2)
0
1
0
1
x
4 (0)
0
1
x
5 (1)
x
0
1
x
(‘x’ means don’t care.)
Figure 9-2. Port 0 Control Register (P0CON)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S3C821AXX-QW | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP80 |
| S3P8245XX-TW | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| S3P8454-QW | 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3P8454-TW | 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3P8615-QZ | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S3P8245 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS |
| S3P8245XZZ-QW85 | 制造商:Samsung Semiconductor 功能描述: |
| S3P8245XZZ-TW85 | 制造商:Samsung Semiconductor 功能描述: |
| S3P8249 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS |
| S3P8249XZZ-QWR9 | 制造商:Samsung Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。