參數(shù)資料
型號(hào)： QL80FC-APB456I
元件分類： 通信、網(wǎng)絡(luò)模塊及開發(fā)工具
英文描述： Telecomm/Datacomm
中文描述： 電信/數(shù)據(jù)通信
文件頁(yè)數(shù)： 20/21頁(yè)
文件大?。?/td> 757K
代理商： QL80FC-APB456I
20
Preliminary
20
QL80FC - QuickFC
TM
RAM Cell Synchronous Read Timing
RAM Cell Asynchronous Read Timing
Input-Only Cells
Clock Cells
Notes:
[6] The array distributed networks consist of 40 half columns and the global distributed networks consist of 44
half columns, each driven by an independent buffer. The number of half columns used does not affect clock
buffer delay. The array clock has up to 8 loads per half column. The global clock has up to 11 loads per half
column.
Symbol
Parameter
Propagation Delays (ns)
Fanout
2
1.0
1.0
0.0
0.0
1.0
1.0
0.0
0.0
4.3
4.6
1
3
4
8
TSRA
THRA
TSRE
THRE
TRCRD
RA Setup Time to RCLK
RA Hold Time to RCLK
RE Setup Time to RCLK
RE Hold Time to RCLK
RCLK to RD [5]
1.0
0.0
1.0
0.0
4.0
1.0
0.0
1.0
0.0
4.9
1.0
0.0
1.0
0.0
6.1
Symbol
Parameter
Propagation Delays (ns)
Fanout
2
3.3
3.6
1
3
4
8
RPDRD
RA to RD [5]
3.0
3.9
5.1
Symbol
Parameter
Propagation Delays (ns)
Fanout
[5]
2
3
1.6
1.8
1.9
1.7
1.9
2.0
3.1
3.1
3.1
0.0
0.0
0.0
0.8
1.0
1.1
0.7
0.9
1.0
2.3
2.3
2.3
0.0
0.0
0.0
1
4
8
12
2.9
3.0
3.1
0.0
2.1
2.0
2.3
0.0
24
4.4
4.5
3.1
0.0
3.6
3.5
2.3
0.0
TIN
TINI
TISU
TIH
TlCLK
TlRST
TlESU
TlEH
High Drive Input Delay
High Drive Input, Inverting Delay
Input Register Set-Up Time
Input Register Hold Time
Input Register Clock To Q
Input Register Reset Delay
Input Register Clock Enable Setup Time
Input Register Clock Enable Hold Time
1.5
1.6
3.1
0.0
0.7
0.6
2.3
0.0
2.4
2.5
3.1
0.0
1.6
1.5
2.3
0.0
Propagation Delays (ns)
Loads per Half Column [6]
3
4
1.3
1.3
0.7
0.7
0.9
0.9
Symbols
Parameter
1
1.2
0.7
0.8
2
1.2
0.7
0.8
8
1.5
0.7
1.1
10
1.6
0.7
1.2
12
1.7
0.7
1.3
15
1.8
0.7
1.4
tACK
tGCKP
tGCKB
Array Clock Delay
Global Clock Pin Delay
Global Clock Buffer Delay
相關(guān)PDF資料
PDF描述
QL80FC-APQ208C Telecomm/Datacomm
QL80FC-APQ208I Telecomm/Datacomm
QL80FC Programmable Fibre Channel ENDEC(可編程光纖信道編解碼器)
QL82SD 10 High Speed Bus LVDS Serial Links bandwidth up to 5 Gbps
QL82SD-PB516 10 High Speed Bus LVDS Serial Links bandwidth up to 5 Gbps
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
QL80FC-APQ208C 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm
QL80FC-APQ208I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm
QL8150 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LOW POWER FPGA COMBINING PERFORMANCE DENSITY AND EMBEDED RAM
QL8250 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LOW POWER FPGA COMBINING PERFORMANCE DENSITY AND EMBEDED RAM
QL8250-6PQN208C-5690 制造商:QuickLogic Corporation 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*