- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299790 > PSD413A2-C-70J (STMICROELECTRONICS) 128K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68 PDF資料下載
參數(shù)資料
| 型號： | PSD413A2-C-70J |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 128K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68 |
| 封裝： | PLASTIC, LCC-68 |
| 文件頁數(shù)： | 116/123頁 |
| 文件大?。?/td> | 755K |
| 代理商： | PSD413A2-C-70J |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁當前第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
Obsolete
Product(s)
- Obsolete
Product(s)
PSD4XX Family
89
-20
-25
ZPLD_TURBO
Symbol
Parameter
Conditions
Min Max Min Max
OFF
*
Unit
I/O Input or Feedback to
tPD
Combinatorial Output
Port B, E
55
80
Add 20
ns
tRPD
Registered Input to
(Note 1)
55
85
Add 20
ns
Combinatorial Output
tEA
Input to Output Enable
Any Input
50
80
Add 20
ns
tER
Input to Output Disable
Any Input
50
80
Add 20
ns
tARP
Register Clear or Preset Delay
Any Input
55
80
Add 20
ns
tARPW
Register Clear or Preset
Any Input
30
60
ns
Pulse Width
tARD
Array Delay
33
35
ns
Combinatorial Delays (3.0 V ± 10%)
13.10 AC/DC Parameters – ZPLD Timing Parameters (ZPSD4XXV Versions)
(3.0 V ± 10%)
NOTE: 1. Port A and latched address from ADIO (A0, A1, A8 – A15).
-20
-25
ZPLD_TURBO
Symbol
Parameter
Conditions
Min
Max
Min
Max
OFF
*
Unit
Maximum Frequency
External Feedback
1/(tS + tCO)
28.57
11.11
MHz
Maximum Frequency
fMAX
Internal Feedback (fCNT)
1/(tS+tCO–10)
17.24
12.50
MHz
Maximum Frequency
Pipelined Data
1/(tCH + tCL)
31.25
18.52
MHz
t S
Input Setup Time
Any Input
45
60
Add 20
ns
t H
Input Hold Time
Any Input
0
ns
t CH
Clock High Time
Clock Input
16
27
0
ns
t CL
Clock Low Time
Clock Input
16
27
0
ns
t CO
Clock to Output Delay
Clock Input
30
33
0
ns
tARD
Array Delay for Product
Term Expansion
Any Macrocell
24
35
0
ns
tMIN
Minimum Clock Period
t CH + t CL
30
0
ns
Synchronous Clock Mode (3.0 V ± 10%)
*NOTE: If ZPLD_TURBO is off and the ZPLD is operating above 15 MHz, there is no need to add 20 ns to the timing parameters.
相關PDF資料 |
PDF描述 |
|---|---|
| PSD402A2-C-15L | 32K X 16 UVPROM, 40 I/O, PIA-GENERAL PURPOSE, CQCC68 |
| PSD4235G2-A-15U | 4M X 1 FLASH, 52 I/O, PIA-GENERAL PURPOSE, PQFP80 |
| PSD4235G2-A-20UI | 4M X 1 FLASH, 52 I/O, PIA-GENERAL PURPOSE, PQFP80 |
| PSD813F2A-15JI | 128K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| PSD834F2VA-15MI | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PSD413A2-C-70L | 制造商:WSI 功能描述: |
| PSD4-16 | 制造商:Tamura Corporation of America 功能描述: |
| PSD4-20 | 制造商:MICROTRAN 功能描述:POWER TRANSFORMER, 6 VA |
| PSD4235G2-70U | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 4M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD4235G2-90U | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 4M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。