參數(shù)資料
型號(hào): PSD413A2-C-70J
廠(chǎng)商: STMICROELECTRONICS
元件分類(lèi): 微控制器/微處理器
英文描述: 128K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68
封裝: PLASTIC, LCC-68
文件頁(yè)數(shù): 110/123頁(yè)
文件大?。?/td> 755K
代理商: PSD413A2-C-70J
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)當(dāng)前第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)
Obsolete
Product(s)
- Obsolete
Product(s)
PSD4XX Family
84
Explanation of AC Symbols for Non ZPLD Timing.
Example:
t AVLX Time from Address Valid to ALE Invalid.
A – Address
L – Logic Level Low or ALE
T – R/W
C – Power Down
N – Reset
t – Time
D– Input Data
P – Port Signal
V – Valid
E –E
Q – Output Data
X – No Longer a Valid Logic Level
H – Logic Level High
R – WR, UDS, LDS, DS, IORD, PSEN
Z – Float
I – Interrupt
S – Chip Select
-70
-90*
-15
EPROM_CMiser
Symbol
Parameter
Conditions
Min Max Min Max Min Max
ON
Unit
tLVLX
ALE or AS Pulse Width
18
20
28
0
ns
tAVLX
Address Setup Time
(Note 3)
5
6
10
0
ns
tLXAX
Address Hold Time
(Note 3)
7
8
11
0
ns
tAVQV
Address Valid to Data
Valid
(Note 3)
70
90
150
Add 10
ns
t SLQV
CS Valid to Data Valid
80
100
150
Add 10
ns
RD to Data Valid
8/16-Bit Bus
(Note 1)
20
32
40
0
ns
t RLQV
RD to Data Valid 8-Bit
Bus, 8031 Separate
(Note 2)
32
38
45
0
ns
Mode
t RHQX
RD Data Hold Time
(Note 1)
0
ns
tRLRH
RD Pulse Width
(Note 1)
30
32
38
0
ns
tRHQZ
RD to Data High-Z
(Note 1)
22
25
33
0
ns
tEHEL
E Pulse Width
30
32
38
0
ns
tTHEH
R/W Setup Time
to Enable
810
18
0
ns
tELTL
R/W Hold Time After
Enable
00
0
ns
In 16-Bit Data Bus
20
30
38
0
ns
tAVPV
Address Input Valid to
Mode (Note 9)
Address Output Delay
In 8-Bit Data Bus
22
32
48
0
ns
Mode (Note 9)
Read Timing (5 V ± 10% Versions)
NOTES: 1. RD timing has the same timing as PSEN, DS, LDS, UDS signals.
2. RD and PSEN have the same timing for 8031 mode.
3. Any input used to select an internal PSD4XX function.
4. In multiplexed mode latched address generated from ADIO delay to address output on any Port.
*The -90 speed is available only on Industrial Temperature Range product.
13.8 Microcontroller Interface – AC/DC Parameters (5 V ± 10% Versions)
相關(guān)PDF資料
PDF描述
PSD402A2-C-15L 32K X 16 UVPROM, 40 I/O, PIA-GENERAL PURPOSE, CQCC68
PSD4235G2-A-15U 4M X 1 FLASH, 52 I/O, PIA-GENERAL PURPOSE, PQFP80
PSD4235G2-A-20UI 4M X 1 FLASH, 52 I/O, PIA-GENERAL PURPOSE, PQFP80
PSD813F2A-15JI 128K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52
PSD834F2VA-15MI 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PSD413A2-C-70L 制造商:WSI 功能描述:
PSD4-16 制造商:Tamura Corporation of America 功能描述:
PSD4-20 制造商:MICROTRAN 功能描述:POWER TRANSFORMER, 6 VA
PSD4235G2-70U 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 5.0V 4M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
PSD4235G2-90U 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 4M 90ns RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100