Philips Semiconductors
PNX15xx Series
Volume 1 of 1
12NC 9397 750 14321
Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-5
2.1
2.1.1
2.1.2
2.1.3
2.2
2.2.1
Start and Warm Start
. . . . . . . . . . . . . . . . . . . . . . 9-2
The Start Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Warm Start
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Observing Start State
. . . . . . . . . . . . . . . . . . . . . 9-3
Arbitration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
The First Level of Arbitration: Between the DMA
and the CPU
9-3
Second Level of Arbitration
. . . . . . . . . . . . . . . . . 9-6
Dynamic Ratios
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Pre-Emption
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
Back Log Buffer (BLB)
. . . . . . . . . . . . . . . . . . . . . 9-9
PMAN (Hub) versus DDR Controller Interaction
9-
9
Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
Memory Region Mapping Scheme
. . . . . . . . . 9-10
DDR Memory Rank Locations
. . . . . . . . . . . . . 9-12
Clock Programming
. . . . . . . . . . . . . . . . . . . . . . 9-13
Power Management
. . . . . . . . . . . . . . . . . . . . . . 9-13
Halting and Unhalting
. . . . . . . . . . . . . . . . . . . . 9-14
MMIO Directed Halt
. . . . . . . . . . . . . . . . . . . . . . 9-14
Auto Halt
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
Observing Halt Mode
. . . . . . . . . . . . . . . . . . . . . 9-15
Sequence of Actions
. . . . . . . . . . . . . . . . . . . . . 9-16
2.2.2
2.2.3
2.2.4
2.2.5
2.2.6
2.3
2.3.1
2.3.2
2.4
2.5
2.5.1
2.5.2
2.5.3
2.5.4
2.5.5
3.
3.1
3.2
3.3
3.4
3.5
3.6
Application Notes
. . . . . . . . . . . . . . . . . . . . . . .9-16
Memory Configurations
. . . . . . . . . . . . . . . . . . .9-16
Error Signaling
. . . . . . . . . . . . . . . . . . . . . . . . . . .9-17
Latency
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-17
Data Coherency
. . . . . . . . . . . . . . . . . . . . . . . . . .9-18
Programming the Internal Arbiter
. . . . . . . . . . .9-18
The DDR Controller and the DDR Memory
Devices
9-20
Timing Diagrams and Tables
. . . . . . . . . . . .9-20
Tcas Timing Parameter
. . . . . . . . . . . . . . . . . . .9-21
Trrd and Trc Timing Parameters
. . . . . . . . . . .9-21
Trfc Timing Parameter
. . . . . . . . . . . . . . . . . . . .9-21
Twr Timing Parameter
. . . . . . . . . . . . . . . . . . . .9-22
Tras Timing Parameter
. . . . . . . . . . . . . . . . . . .9-22
Trp Timing Parameter
. . . . . . . . . . . . . . . . . . . .9-22
Trcd_rd Timing Parameter
. . . . . . . . . . . . . . . . .9-23
Trcd_wr Timing Parameter
. . . . . . . . . . . . . . . .9-23
Register Descriptions
. . . . . . . . . . . . . . . . . . .9-23
Register Summary
. . . . . . . . . . . . . . . . . . . . . . .9-24
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . . .9-25
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-32
4.
4.0.1
4.1
4.2
4.3
4.4
4.5
4.6
4.7
5.
5.1
5.2
6.
Chapter 10: LCD Controller
1.
1.1
2.
2.1
2.2
3.
3.1
3.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
LCD Controller Features
. . . . . . . . . . . . . . . . . . 10-1
Functional Description
. . . . . . . . . . . . . . . . . 10-1
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
Power Sequencing
. . . . . . . . . . . . . . . . . . . . . . . 10-2
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Power Sequencing State Machine
. . . . . . . . . 10-3
3.2.1
3.2.2
3.2.3
3.2.4
3.3
3.4
4.
4.1
IDLE state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-4
DCEN state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-4
BLEN state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-5
PEPED state
. . . . . . . . . . . . . . . . . . . . . . . . . . . .10-5
Counter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-5
Gating Logic
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-5
Register Descriptions
. . . . . . . . . . . . . . . . . . .10-6
LCD MMIO Registers
. . . . . . . . . . . . . . . . . . . . .10-7
Chapter 11: QVCP
1.
1.1
2.
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
Functional Description
. . . . . . . . . . . . . . . . . 11-4
QVCP Block Diagram
. . . . . . . . . . . . . . . . . . . . 11-4
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
Layer Resources and Functions
. . . . . . . . . . . 11-6
Memory Access Control (DMA CTRL)
. . . . . . 11-6
Pixel Formatter Unit (PFU)
. . . . . . . . . . . . . . . . 11-7
Chroma Key and Undither (CKEY/UDTH) Unit
11-
7
Chroma Upsample Filter (CUPS)
. . . . . . . . . 11-11
Linear Interpolator (LINT)
. . . . . . . . . . . . . . . . 11-11
Video/Graphics Contrast Brightness Matrix
(VCBM)
11-11
Layer and Fetch Control
. . . . . . . . . . . . . . . . . 11-12
Pool Resources and Functions
. . . . . . . . . . . 11-13
CLUT (Color Look Up Table)
. . . . . . . . . . . . . 11-13
DCTI (Digital Chroma/Color Transient
Improvement)
11-13
2.3.4
2.3.5
2.3.6
2.3.7
2.4
2.4.1
2.4.2
2.4.3
HSRU (Horizontal Sample Rate Upconverter)
.11-
13
HIST (Histogram Modification) Unit
. . . . . . . .11-14
LSHR (Luminance/Luma Sharpening) Unit
.11-14
Color Features (CFTR) Unit
. . . . . . . . . . . . . .11-14
PLAN (Semi Planar DMA) Unit
. . . . . . . . . . . .11-15
Screen Timing Generator
. . . . . . . . . . . . . . . .11-15
Mixer Structure
. . . . . . . . . . . . . . . . . . . . . . . . .11-16
Key Generation
. . . . . . . . . . . . . . . . . . . . . . . . .11-18
Alpha Blending
. . . . . . . . . . . . . . . . . . . . . . . . . .11-19
Output Pipeline Structure
. . . . . . . . . . . . . . . . .11-19
Supported Output Formats
. . . . . . . . . . . . . . .11-20
Layer Selection
. . . . . . . . . . . . . . . . . . . . . . . . .11-20
Chrominance Downsampling (CDNS)
. . . . . .11-20
Gamma Correction and Noise Shaping (GNSH&
ONSH)
11-20
Output Interface Modes
. . . . . . . . . . . . . . . . . .11-21
Auxiliary Pins
. . . . . . . . . . . . . . . . . . . . . . . . . . .11-22
Programming and Resource Assignment
.
11-23
2.4.4
2.4.5
2.4.6
2.4.7
2.5
2.6
2.6.1
2.6.2
2.7
2.7.1
2.7.2
2.7.3
2.7.4
2.7.5
2.7.6
3.