Philips Semiconductors
PNX15xx Series
Volume 1 of 1
12NC 9397 750 14321
Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-11
2.1.3
2.1.4
2.1.5
2.1.6
2.1.7
2.1.8
Bit Counter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25-3
Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . 25-3
Status Decoder and Register
. . . . . . . . . . . . . . 25-3
Input Filter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25-3
Address Register and Comparator
. . . . . . . . . 25-3
Data Shift Register
. . . . . . . . . . . . . . . . . . . . . . . 25-4
2.1.9
2.1.10
3.
3.1
Related Interrupts
. . . . . . . . . . . . . . . . . . . . . . . .25-4
Modes of Operation
. . . . . . . . . . . . . . . . . . . . . .25-4
Register Descriptions
. . . . . . . . . . . . . . . . . . .25-7
Register Tables
. . . . . . . . . . . . . . . . . . . . . . . . . .25-8
Chapter 26: Memory Arbiter
1.
1.1
2.
2.1
2.2
2.2.1
2.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-1
Functional Description
. . . . . . . . . . . . . . . . . 26-1
Arbiter Features
. . . . . . . . . . . . . . . . . . . . . . . . . 26-2
ID Mapping
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-2
DCS Gate
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-3
Arbitration Algorithm
. . . . . . . . . . . . . . . . . . . . . 26-3
2.3.1
3.
3.1
3.2
4.
4.1
Arbiter Startup Behavior
. . . . . . . . . . . . . . . . . . .26-6
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26-6
Clock Programming
. . . . . . . . . . . . . . . . . . . . . .26-6
Register Programming Guidelines
. . . . . . . . . .26-6
Register Descriptions
. . . . . . . . . . . . . . . . . . .26-7
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . . .26-7
Chapter 27: Power Management
1.
1.1
1.1.1
Power Management Mechanisms
. . . . . . . 27-1
Clock Management
. . . . . . . . . . . . . . . . . . . . . . 27-1
Essential Operating Infrastructure During
Powerdown
27-1
1.1.2
1.1.3
1.1.4
1.1.5
Module Powerdown Sequence
. . . . . . . . . . . . .27-1
Peripheral Module Wakeup Sequence
. . . . . .27-2
TM3260 Powerdown Modes
. . . . . . . . . . . . . . .27-2
SDRAM Controller
. . . . . . . . . . . . . . . . . . . . . . . .27-3
Chapter 28: Pixel Formats
1.
2.
3.
3.1
3.2
3.3
3.4
3.5
3.5.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28-1
Summary of Native Pixel Formats
. . . . . . 28-2
Native Pixel Format Representation
. . . . 28-3
Indexed Formats
. . . . . . . . . . . . . . . . . . . . . . . . . 28-3
16-Bit Pixel-Packed Formats
. . . . . . . . . . . . . . 28-4
32-Bit Pixel-Packed Formats
. . . . . . . . . . . . . . 28-4
Packed YUV 4:2:2 Formats
. . . . . . . . . . . . . . . 28-5
Planar YUV 4:2:0 and YUV 4:2:2 Formats
. . 28-6
Planar Variants
. . . . . . . . . . . . . . . . . . . . . . . . . . 28-6
3.5.2
Semi-Planar 10-Bit YUV 4:2:2 and 4:2:0 Formats
28-9
Packed 10-bit YUV 4:2:2 format
. . . . . . . . . . .28-10
Universal Converter
. . . . . . . . . . . . . . . . . . . .28-10
Alpha Value and Pixel Transparency
. . .28-11
RGB and YUV Values
. . . . . . . . . . . . . . . . . .28-11
Image Storage Format
. . . . . . . . . . . . . . . . .28-11
System Endian Mode
. . . . . . . . . . . . . . . . . .28-12
3.5.3
4.
5.
6.
7.
8.
Chapter 29: Endian Mode
1.
1.1
2.
2.1
3.
3.1
3.2
4.
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-1
Functional Description
. . . . . . . . . . . . . . . . . 29-2
Endian Mode System Block Diagram
. . . . . . . 29-2
Endian Mode Theory
. . . . . . . . . . . . . . . . . . . 29-4
Law 1: The “CPU Rule”
. . . . . . . . . . . . . . . . . . . 29-4
Law 2: The “DMA Convention Rule”
. . . . . . . . 29-6
PNX15xx Series Endian Mode Architecture
Details
29-7
Global Endian Mode
. . . . . . . . . . . . . . . . . . . . . 29-7
Module Control
. . . . . . . . . . . . . . . . . . . . . . . . . . 29-7
Module DMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-8
SIMD Programming Issues
. . . . . . . . . . . . . . . . 29-8
Optional Endian Mode Override
. . . . . . . . . . . 29-8
4.1
4.2
4.3
4.4
4.5
5.
Example: Audio In—Programmer’s View
29-
9
Implementation Details
. . . . . . . . . . . . . . . .29-10
PMAN Network Endian Block Diagram
. . . . .29-10
DMA Across a DTL Interface
. . . . . . . . . . . . .29-11
DTL Data Ordering Rules
. . . . . . . . . . . . . . . .29-11
Address Invariant Data Ordering Rules
. . . .29-12
Data Transfers Across the DCS Network
. . .29-12
DMA Across the MTL Bus
. . . . . . . . . . . . . . . .29-13
DTL-to-MTL Adapters
. . . . . . . . . . . . . . . . . . . .29-14
PCI Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . .29-14
Detailed Example
. . . . . . . . . . . . . . . . . . . . . .29-15
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .30-1
6.
6.1
6.2
6.2.1
6.2.2
6.3
6.4
6.5
6.6
7.
1.
Chapter 30: DCS Network
2.
Functional Description
. . . . . . . . . . . . . . . . . 30-1
2.1
2.2
Error Generation
. . . . . . . . . . . . . . . . . . . . . . . . .30-2
Interrupt Generation
. . . . . . . . . . . . . . . . . . . . . .30-2