Philips Semiconductors
PNX15xx Series
Volume 1 of 1
12NC 9397 750 14321
Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-9
Chapter 20: 2D Drawing Engine
1.
1.1
2.
2.1
2.2
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.2.6
2.2.7
2.2.8
2.2.9
2.2.10
2.2.11
2.2.12
2.2.13
2.2.14
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-1
Functional Description
. . . . . . . . . . . . . . . . . 20-1
2D Drawing Engine Block Level Diagram
. . . 20-2
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2
Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2
Host Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2
Color Expand
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2
Rotator
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Source FIFO
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Pattern FIFO
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Destination FIFO
. . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Write Datapath
. . . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Source State
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Destination State
. . . . . . . . . . . . . . . . . . . . . . . . 20-3
Address Stepper
. . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Bit BLT Engine
. . . . . . . . . . . . . . . . . . . . . . . . . . 20-4
Vector Engine
. . . . . . . . . . . . . . . . . . . . . . . . . . . 20-4
Memory Interface
. . . . . . . . . . . . . . . . . . . . . . . . 20-4
2.2.15
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
3.
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.1.5
3.1.6
4.
4.1
4.2
Byte Masking
. . . . . . . . . . . . . . . . . . . . . . . . . . . .20-4
General Operations
. . . . . . . . . . . . . . . . . . . . . .20-4
Raster Operations
. . . . . . . . . . . . . . . . . . . . . . . .20-4
Alpha Blending
. . . . . . . . . . . . . . . . . . . . . . . . . . .20-5
Source Data Location and Type
. . . . . . . . . . .20-5
Patterns
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
Transparency
. . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
Block Writes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
Register Programming Guidelines
. . . . . . . . . .20-6
Alpha Blending
. . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
Mono Expand
. . . . . . . . . . . . . . . . . . . . . . . . . . . .20-9
Mono BLT Register Setup
. . . . . . . . . . . . . . . .20-10
Solid Fill Setup
. . . . . . . . . . . . . . . . . . . . . . . . . .20-11
Color BLT Setup
. . . . . . . . . . . . . . . . . . . . . . . .20-11
PatRam
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-12
Register Descriptions
. . . . . . . . . . . . . . . . . .20-13
Register Summary
. . . . . . . . . . . . . . . . . . . . . .20-14
Register Tables
. . . . . . . . . . . . . . . . . . . . . . . . .20-15
Chapter 21: MPEG-1 and MPEG-2 Variable Length Decoder
1.
1.1
2.
2.1
3.
3.1
3.2
3.2.1
3.2.2
3.2.3
3.2.4
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1
Functional Description
. . . . . . . . . . . . . . . . . 21-3
VLD Block Level Diagram
. . . . . . . . . . . . . . . . . 21-3
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-3
Reset-Related Issues
. . . . . . . . . . . . . . . . . . . . 21-3
VLD MMIO Registers
. . . . . . . . . . . . . . . . . . . . . 21-4
VLD Status (VLD_MC_STATUS)
. . . . . . . . . . 21-4
VLD Interrupt Enable (VLD_IE)
. . . . . . . . . . . . 21-5
VLD Control (VLD_CTL)
. . . . . . . . . . . . . . . . . . 21-5
VLD DMA Current Read Address
(VLD_INP_ADR) and
Read Count (VLD_INP_CNT)
21-6
VLD DMA Macroblock Header Current Write
Address (VLD_MBH_ADR)
21-6
VLD DMA Macroblock Header Current Write
Count
21-6
VLD DMA Run-Level Current Write Address
(VLD_RL_ADR)
21-7
VLD DMA Run-Level Current Write Count
. . 21-7
VLD Command (VLD_COMMAND)
. . . . . . . . 21-7
3.2.5
3.2.6
3.2.7
3.2.8
3.2.9
3.2.10
3.2.11
3.2.12
3.2.13
3.3
3.3.1
3.3.2
3.3.3
3.4
3.4.1
3.4.2
3.4.3
4.
4.0.1
VLD Shift Register (VLD_SR)
. . . . . . . . . . . . . .21-9
VLD Quantizer Scale (VLD_QS)
. . . . . . . . . . .21-9
VLD Picture Info (VLD_PI)
. . . . . . . . . . . . . . . . .21-9
VLD Bit Count (VLD_BIT_CNT)
. . . . . . . . . . . .21-9
VLD Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . .21-9
VLD Input
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21-10
VLD Output
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .21-10
Restart the VLD Parsing
. . . . . . . . . . . . . . . . .21-13
Error Handling
. . . . . . . . . . . . . . . . . . . . . . . . . .21-13
Unexpected Start Code
. . . . . . . . . . . . . . . . . .21-14
RL Overflow
. . . . . . . . . . . . . . . . . . . . . . . . . . . .21-14
Flush
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21-14
Application Notes
. . . . . . . . . . . . . . . . . . . . . .21-15
PNX1300 Series versus PNX15xx Series VLD
21-
15
Register Descriptions
. . . . . . . . . . . . . . . . . .21-15
PNX1300 Series and PNX15xx Series Register
Differences
21-15
VLD Register Summary
. . . . . . . . . . . . . . . . . .21-15
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . .21-16
5.
5.1
5.2
5.3
Chapter 22: Digital Video Disc Descrambler
1.
1.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1
Functional Description
. . . . . . . . . . . . . . . . . . . . 22-1
1.
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-1
Chapter 23: LAN100 — Ethernet Media Access Controller
1.1
2.
2.1
2.2
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-1
Functional Description
. . . . . . . . . . . . . . . . . 23-2
Chip I/O and System Interconnections
. . . . . . 23-2
Functional Block Diagram
. . . . . . . . . . . . . . . . . 23-3
2.3
3.
3.1
3.2
Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-4
Register Descriptions
. . . . . . . . . . . . . . . . . . .23-5
Register Summary
. . . . . . . . . . . . . . . . . . . . . . .23-5
Register Definitions
. . . . . . . . . . . . . . . . . . . . . . .23-8