Philips Semiconductors
PNX15xx Series
Volume 1 of 1
12NC 9397 750 14321
Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-8
4.
Register Descriptions
. . . . . . . . . . . . . . . . . 16-15
4.1
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . .16-15
Chapter 17: SPDIF Output
1.
1.1
2.
2.1
2.2
3.
3.1
3.1.1
3.2
3.3
3.3.1
3.3.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1
Functional Description
. . . . . . . . . . . . . . . . . 17-2
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-2
General Operations
. . . . . . . . . . . . . . . . . . . . . . 17-2
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-2
Clock Programming
. . . . . . . . . . . . . . . . . . . . . . 17-2
Sample Rate Programming
. . . . . . . . . . . . . . . 17-2
Register Programming Guidelines
. . . . . . . . . 17-3
Data Formatting
. . . . . . . . . . . . . . . . . . . . . . . . . 17-4
IEC-60958 Serial Format
. . . . . . . . . . . . . . . . . 17-4
Transparent Mode
. . . . . . . . . . . . . . . . . . . . . . . 17-6
3.4
3.4.1
3.4.2
3.4.3
3.4.4
3.5
4.
4.1
5.
5.1
5.2
Errors and Interrupts
. . . . . . . . . . . . . . . . . . . . . .17-6
DMA Error Conditions
. . . . . . . . . . . . . . . . . . . .17-6
HBE and Latency
. . . . . . . . . . . . . . . . . . . . . . . .17-7
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-7
Timestamp Events
. . . . . . . . . . . . . . . . . . . . . . .17-7
Endian Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . .17-8
Signal Description
. . . . . . . . . . . . . . . . . . . . . .17-8
External Interface
. . . . . . . . . . . . . . . . . . . . . . . .17-8
Register Descriptions
. . . . . . . . . . . . . . . . . . .17-8
Register Summary
. . . . . . . . . . . . . . . . . . . . . . .17-8
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . . .17-9
Chapter 18: SPDIF Input
1.
1.1
2.
2.1
2.2
2.2.1
2.3
2.3.1
2.3.2
2.3.3
2.3.4
3.
3.1
3.1.1
3.1.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-1
Functional Description
. . . . . . . . . . . . . . . . . 18-1
SPDIF Input Block Level Diagram
. . . . . . . . . . 18-1
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-2
Functional Modes
. . . . . . . . . . . . . . . . . . . . . . . . 18-2
General Operations
. . . . . . . . . . . . . . . . . . . . . . 18-3
Received Serial Format
. . . . . . . . . . . . . . . . . . . 18-3
Memory Formats
. . . . . . . . . . . . . . . . . . . . . . . . . 18-3
SPDIF Input Endian Mode
. . . . . . . . . . . . . . . . 18-4
Bandwidth and Latency Requirements
. . . . . . 18-5
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-6
Clock Programming
. . . . . . . . . . . . . . . . . . . . . . 18-6
SPDIF Input Clock Domains
. . . . . . . . . . . . . . . 18-6
SPDIF Receiver Sample Rate Tolerance and
IEC60958
18-6
SPDIF Input Receiver Jitter Tolerance
. . . . . . 18-6
SPDIF Input and the Oversampling Clock
. . . 18-7
Register Programming Guidelines
. . . . . . . . . 18-7
SPDIF Input Register Set
. . . . . . . . . . . . . . . . . 18-7
SPDI_STATUS Register Functions
. . . . . . . . . 18-8
3.1.3
3.1.4
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.6
3.2.7
3.2.8
LOCK and UNLOCK State Behavior
. . . . . . . .18-8
UNLOCK Error Behavior and DMA
. . . . . . . . .18-8
SPDI_CTL and Functions
. . . . . . . . . . . . . . . . .18-9
SPDI_CBITSx and Channel Status Bits
. . . .18-10
SPDI_UBITSx and User Bits
. . . . . . . . . . . . . .18-11
SPDI_BASEx and SPDI_SIZE Registers and
Memory Buffers
18-12
SPDI_SMPMASK and Sample Size Masking
.18-
12
SPDI_BPTR and the Start of an IEC60958 Block
18-12
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-13
Event Timestamping
. . . . . . . . . . . . . . . . . . . . .18-13
Signal Descriptions
. . . . . . . . . . . . . . . . . . . .18-14
External Interface Pins
. . . . . . . . . . . . . . . . . . .18-14
System Interface Requirements
. . . . . . . . . . .18-14
Register Descriptions
. . . . . . . . . . . . . . . . . .18-15
Register Summary
. . . . . . . . . . . . . . . . . . . . . .18-15
SPDIF Input Interrupt Registers
. . . . . . . . . . .18-15
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . .18-17
3.2.9
3.2.10
3.2.11
3.2.12
4.
4.1
4.1.1
5.
5.1
5.1.1
5.2
Chapter 19: Memory Based Scaler
1.
2.
2.1
2.2
2.2.1
2.2.2
2.3
2.4
2.4.1
2.4.2
2.4.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-1
Functional Description
. . . . . . . . . . . . . . . . . 19-2
MBS Block Level Diagram
. . . . . . . . . . . . . . . . 19-2
Data Flow
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-3
Horizontal Processing Pipeline
. . . . . . . . . . . . 19-3
Vertical Processing Pipeline
. . . . . . . . . . . . . . 19-4
Data Processing in MBS
. . . . . . . . . . . . . . . . . . 19-5
General Operations
. . . . . . . . . . . . . . . . . . . . . . 19-6
Task Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-6
Video Source Controls
. . . . . . . . . . . . . . . . . . . . 19-7
Horizontal Video Filters
. . . . . . . . . . . . . . . . . . . 19-8
2.4.4
2.4.5
2.4.6
2.4.7
2.4.8
2.4.9
2.4.10
2.4.11
3.
3.1
3.2
Vertical Video Filters
. . . . . . . . . . . . . . . . . . . . .19-10
De-Interlacing in MBS
. . . . . . . . . . . . . . . . . . .19-10
Color-Key Processing
. . . . . . . . . . . . . . . . . . . .19-10
Alpha Processing
. . . . . . . . . . . . . . . . . . . . . . .19-11
Video Data Output
. . . . . . . . . . . . . . . . . . . . . . .19-11
Address Generation
. . . . . . . . . . . . . . . . . . . . .19-12
Interrupt Generation
. . . . . . . . . . . . . . . . . . . . .19-12
Measurement Functions
. . . . . . . . . . . . . . . . .19-13
Register Descriptions
. . . . . . . . . . . . . . . . . .19-14
Register Summary
. . . . . . . . . . . . . . . . . . . . . .19-14
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . .19-16