Philips Semiconductors
PNX15xx Series
Volume 1 of 1
12NC 9397 750 14321
Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-7
Chapter 14: FGPI: Fast General Purpose Interface
1.
1.1
1.2
1.3
1.4
1.4.1
1.4.2
1.4.3
1.5
1.6
2.
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.7.1
2.7.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1
FGPI Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . 14-2
VDI to FGPI pin mapping
. . . . . . . . . . . . . . . . . 14-3
DTL MMIO Interface
. . . . . . . . . . . . . . . . . . . . . 14-3
Data Packer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
8-Bit Sample Packing Mode
. . . . . . . . . . . . . . . 14-4
16-bit Sample Packing Mode
. . . . . . . . . . . . . . 14-4
32-bit Sample Mode
. . . . . . . . . . . . . . . . . . . . . . 14-4
Record Capture Mode
. . . . . . . . . . . . . . . . . . . . 14-4
Message Passing Mode
. . . . . . . . . . . . . . . . . . 14-4
Functional Description
. . . . . . . . . . . . . . . . . 14-6
Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6
Base Addresses
. . . . . . . . . . . . . . . . . . . . . . . . . 14-7
Sample (data) Size
. . . . . . . . . . . . . . . . . . . . . . . 14-7
Record or Message Size
. . . . . . . . . . . . . . . . . . 14-7
Records or Messages Per Buffer
. . . . . . . . . . 14-8
Stride
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8
Interrupt Events
BUF1FULL and BUF2FULL Interrupts
. . . . . . 14-8
THRESH1_REACHED and
THRESH2_REACHED Interrupts
14-8
OVERRUN Interrupt
. . . . . . . . . . . . . . . . . . . . . . 14-8
MBE Interrupt
. . . . . . . . . . . . . . . . . . . . . . . . . . . 14-9
OVERFLOW Interrupt (Message Passing Mode
Only)
14-9
2.7.3
2.7.4
2.7.5
2.8
2.9
2.10
2.11
2.12
2.13
3.
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.1.5
3.2
3.2.1
3.3
3.4
3.4.1
3.4.2
3.4.3
Record or Message Counters
. . . . . . . . . . . . . .14-9
Timestamp
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-9
Variable Length
. . . . . . . . . . . . . . . . . . . . . . . . .14-10
Double Buffer Operation
. . . . . . . . . . . . . . . . .14-10
Single Buffer Operation
. . . . . . . . . . . . . . . . . .14-11
Buffer Synchronization
. . . . . . . . . . . . . . . . . . .14-12
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-12
Both Operating Modes
. . . . . . . . . . . . . . . . . . .14-12
Setup
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-12
Interrupt Service Routines
. . . . . . . . . . . . . . . .14-13
Optimized DMA Transfers
. . . . . . . . . . . . . . . .14-13
Terminating DMA Transfers
. . . . . . . . . . . . . .14-13
Signal Edge Definitions
. . . . . . . . . . . . . . . . . .14-13
Message Passing Mode
. . . . . . . . . . . . . . . . . .14-14
Minimum Message/Record Size
. . . . . . . . . . .14-14
PNX1300 Series Message Passing Mode
. .14-15
Record Capture Mode
. . . . . . . . . . . . . . . . . . .14-15
Record Synchronization
. . . . . . . . . . . . . . . . . .14-15
Buffer Synchronization
. . . . . . . . . . . . . . . . . . .14-15
Setup and Operation with Input Router
VDI_MODE[7] = 1
14-16
Register Descriptions
. . . . . . . . . . . . . . . . . .14-18
Mode Registers
. . . . . . . . . . . . . . . . . . . . . . . . .14-18
Status Registers
. . . . . . . . . . . . . . . . . . . . . . . .14-21
4.
4.1
4.2
Chapter 15: Audio Output
1.
1.1
2.
2.1
2.2
2.2.1
2.3
2.3.1
2.4
2.4.1
2.5
2.6
2.6.1
2.6.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1
Functional Description
. . . . . . . . . . . . . . . . . 15-1
External Interface
. . . . . . . . . . . . . . . . . . . . . . . . 15-2
Memory Data Formats
. . . . . . . . . . . . . . . . . . . . 15-4
Endian Control
. . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
Audio Out Data DMA Operation
. . . . . . . . . . . 15-5
TRANS_ENABLE
. . . . . . . . . . . . . . . . . . . . . . . . 15-5
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-6
Interrupt Latency
. . . . . . . . . . . . . . . . . . . . . . . . . 15-6
Timestamp Events
. . . . . . . . . . . . . . . . . . . . . . . 15-6
Serial Data Framing
. . . . . . . . . . . . . . . . . . . . . . 15-6
Serial Frame Limitations
. . . . . . . . . . . . . . . . . . 15-8
WS Characteristics
. . . . . . . . . . . . . . . . . . . . . . . 15-8
2.6.3
2.7
2.8
2.9
3.
3.1
3.1.1
3.1.2
3.2
3.3
3.4
4.
4.1
4.2
I
2
S Serial Framing Example
. . . . . . . . . . . . . . .15-8
Codec Control
. . . . . . . . . . . . . . . . . . . . . . . . . . .15-9
Data Bus Latency and HBE
. . . . . . . . . . . . . . .15-10
Error Behavior
. . . . . . . . . . . . . . . . . . . . . . . . . .15-11
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15-12
Clock Programming
. . . . . . . . . . . . . . . . . . . . .15-12
Sample Clock Generator
. . . . . . . . . . . . . . . . .15-12
Clock System Operation
. . . . . . . . . . . . . . . . .15-13
Reset-Related Issues
. . . . . . . . . . . . . . . . . . . .15-14
Register Programming Guidelines
. . . . . . . . .15-14
Power Management
. . . . . . . . . . . . . . . . . . . . .15-14
Register Descriptions
. . . . . . . . . . . . . . . . . .15-15
Register Summary
. . . . . . . . . . . . . . . . . . . . . .15-15
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . .15-15
Chapter 16: Audio Input
1.
1.1
2.
2.1
2.2
3.
3.1
3.1.1
3.2
3.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1
Functional Description
. . . . . . . . . . . . . . . . . 16-2
Chip Level External Interface
. . . . . . . . . . . . . . 16-3
General Operations
. . . . . . . . . . . . . . . . . . . . . . 16-4
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-5
Clock Programming
. . . . . . . . . . . . . . . . . . . . . . 16-5
Clock System Operation
. . . . . . . . . . . . . . . . . . 16-5
Reset-Related Issues
. . . . . . . . . . . . . . . . . . . . 16-6
Register Programming Guidelines
. . . . . . . . . 16-7
3.4
3.5
3.5.1
3.6
3.7
3.8
3.9
3.10
3.11
3.12
3.13
Serial Data Framing
. . . . . . . . . . . . . . . . . . . . . .16-7
Memory Data Formats
. . . . . . . . . . . . . . . . . . .16-10
Endian Control
. . . . . . . . . . . . . . . . . . . . . . . . . .16-10
Memory Buffers and Capture
. . . . . . . . . . . . .16-11
Data Bus Latency and HBE
. . . . . . . . . . . . . . .16-11
Error Behavior
. . . . . . . . . . . . . . . . . . . . . . . . . .16-12
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16-12
Timestamp Events
. . . . . . . . . . . . . . . . . . . . . .16-13
Diagnostic Mode
. . . . . . . . . . . . . . . . . . . . . . . .16-13
Software Reset
. . . . . . . . . . . . . . . . . . . . . . . . .16-14
Raw Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .16-15