- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄1959 > PC56F8006VWL (Freescale Semiconductor)DSP 16BIT 28-SOIC PDF資料下載
參數(shù)資料
| 型號(hào)： | PC56F8006VWL |
| 廠商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 66/106頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | DSP 16BIT 28-SOIC |
| 標(biāo)準(zhǔn)包裝： | 26 |
| 系列： | 56F8xxx |
| 核心處理器： | 56800 |
| 芯體尺寸： | 16-位 |
| 速度： | 32MHz |
| 連通性： | I²C，LIN，SCI，SPI |
| 外圍設(shè)備： | LVD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 23 |
| 程序存儲(chǔ)器容量： | 16KB（8K x 16） |
| 程序存儲(chǔ)器類型： | 閃存 |
| RAM 容量： | 1K x 16 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.8 V ~ 3.6 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 15x12b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 105°C |
| 封裝/外殼： | 28-SOIC（0.295"，7.50mm 寬） |
| 包裝： | 管件 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)當(dāng)前第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)
MC56F8006/MC56F8002 Digital Signal Controller, Rev. 4
Specifications
Freescale Semiconductor
62
Figure 31. RXD Pulse Width
Figure 32. TXD Pulse Width
8.13.3
Inter-Integrated Circuit Interface (I2C) Timing
Table 31. I2C Timing
Characteristic
Symbol
Standard Mode
Unit
Minimum
Maximum
SCL Clock Frequency
fSCL
0100
MHz
Hold time (repeated) START condition.
After this period, the first clock pulse is generated.
tHD; STA
4.0
—
s
LOW period of the SCL clock
tLOW
4.7
—
s
HIGH period of the SCL clock
tHIGH
4.0
—
s
Set-up time for a repeated START condition
tSU; STA
4.7
—
s
Data hold time for I2C bus devices
tHD; DAT
01
1 The master mode I2C deasserts ACK of an address byte simultaneously with the falling edge of SCL. If no slaves
acknowledge this address byte, a negative hold time can result, depending on the edge rates of the SDA and SCL lines.
3.452
2 The maximum t
HD; DAT must be met only if the device does not stretch the LOW period (tLOW) of the SCL signal.
s
Data set-up time
tSU; DAT
250
—
ns
Rise time of SDA and SCL signals
tr
—
1000
ns
Fall time of SDA and SCL signals
tf
—300
ns
Set-up time for STOP condition
tSU; STO
4.0
—
s
Bus free time between STOP and START condition
tBUF
4.7
—
s
Pulse width of spikes that must be suppressed by the input filter
tSP
N/A
ns
RXDPW
RXD
SCI receive
data pin
(Input)
TXDPW
TXD
SCI receive
data pin
(Input)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PC9RS08LA8CLF | MCU 8BIT 8K FLASH W/ LCD 48-LQFP |
| PC9RS08LE4CWL | MCU 8BIT 4K FLASH W/ LCD 28-SOIC |
| PC9S08QE64CLH | MCU 8BIT 64K FLASH 64-LQFP |
| PCA8574N,112 | IC I/O EXPANDER I2C 8B 16DIP |
| PCA8575BS,118 | IC I/O EXPANDER I2C 16B 24HVQFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PC56F8023VLC | 制造商:Freescale Semiconductor 功能描述:16 BIT DSPHC - Trays |
| PC56F8025VLD | 制造商:Freescale Semiconductor 功能描述:16-BIT 56F8XXX CISC 32KB FLASH 3.3V 44-PIN LQFP TRAY - Trays |
| PC56F8037VLH | 制造商:Freescale Semiconductor 功能描述: |
| PC56F8245VLD | 制造商:Freescale Semiconductor 功能描述:PC56F8245VLD - Bulk |
| PC56F8246VLF | 制造商:Freescale Semiconductor 功能描述:PC56F8246VLF - Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。