參數(shù)資料
型號: OR3T55-4PS240I
元件分類: FPGA
英文描述: FPGA, 324 CLBS, 40000 GATES, 80 MHz, PQFP240
封裝: SQFP-240
文件頁數(shù): 46/210頁
文件大?。?/td> 2138K
代理商: OR3T55-4PS240I
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
14
Lucent Technologies Inc.
Preliminary Data Sheet, Rev. 1
ORCA Series 3 FPGAs
September 1998
Programmable Logic Cells (continued)
The ripple mode can be used in one of four submodes.
The first of these is adder-subtractor submode. In this
submode, each LUT generates three separate outputs.
One of the three outputs selects whether the carry-in is
to be propagated to the carry-out of the current LUT or if
the carry-out needs to be generated. If the carry-out
needs to be generated, this is provided by the second
LUT output. The result of this selection is placed on the
carry-out signal, which is connected to the next LUT
carry-in or the COUT/FCOUT signal, if it is the last LUT
(K7/K3). Both of these outputs can be any equation cre-
ated from KZ[1] and KZ[0], but in this case they have
been set to the propagate and generate functions.
The third LUT output creates the result bit for each LUT
output connected to F[7:0]/F[3:0]. If an adder/subtractor is
needed, the control signal to select addition or subtrac-
tion is input on ASWE, with a logic 0 indicating subtrac-
tion and a logic 1 indicating addition. The result bit is
created in one-half of the LUT from a single bit from
each input bus KZ[1:0], along with the ripple input bit.
The second submode is the counter submode (see
Figure 7). The present count, which may be initialized
via the PFU DIN inputs to the latches/FFs, is supplied to
input KZ[0], and then output F[7:0]/F[3:0] will either be
incremented by one for an up counter or decremented
by one for a down counter. If an up/down counter is
needed, the control signal to select the direction (up or
down) is input on ASWE with a logic 1 indicating an up
counter and a logic 0 indicating a down counter. Gener-
ally, the latches/FFs in the same PFU are used to hold
the present count value.
Figure 7. Counter Submode
5-5756(F)
F7
K7[0]
K7
D
Q
C
DQ
Q7
REGCOUT
COUT
F6
K6[0]
K6
D
Q
Q6
F4
K4[0]
K4
D
Q
Q4
F3
K3[0]
K3
D
Q
Q3
F2
K2[0]
K2
D
Q
Q2
F1
K1[0]
K1
D
Q
Q1
F5
K5[0]
K5
D
Q
Q5
F0
K0[0]
K0
D
Q
Q0
CIN/FCIN
FCOUT
相關(guān)PDF資料
PDF描述
OR3T55-4PS240 FPGA, 324 CLBS, 40000 GATES, 80 MHz, PQFP240
OR3T80-4PS240I FPGA, 484 CLBS, 58000 GATES, 80 MHz, PQFP240
OR3T80-4PS240 FPGA, 484 CLBS, 58000 GATES, 80 MHz, PQFP240
OR3C80-4B432 FPGA, 484 CLBS, 58000 GATES, PBGA432
OR3C80-4B600 FPGA, 484 CLBS, 58000 GATES, PBGA600
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR3T55-5BA256 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T55-5BA256I 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T55-5BA352 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T55-5BA352I 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T55-5PS208 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays