- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄189259 > NT5CB256M4AN-BF (NANYA TECHNOLOGY CORP) DDR DRAM, PBGA78 PDF資料下載
參數(shù)資料
| 型號： | NT5CB256M4AN-BF |
| 廠商： | NANYA TECHNOLOGY CORP |
| 元件分類： | DRAM |
| 英文描述： | DDR DRAM, PBGA78 |
| 封裝： | 0.80 MM PITCH, ROHS COMPLIANAT, WBGA-78 |
| 文件頁數(shù)： | 15/106頁 |
| 文件大小： | 2599K |
| 代理商： | NT5CB256M4AN-BF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
1Gb DDR3 SDRAM A-Die
NT5CB256M4AN / NT5CB128M8AN / NT5CB64M16AP
16
REV 1.2
01 / 2009
Mode Register MR1
The Mode Register MR1 stores the data for enabling or disabling the DLL, output strength, Rtt_Nom impedance, additive latency,
WRITE leveling enable and Qoff. The Mode Register 1 is written by asserting low on
, , , high on BA0 and low on BA1
and BA2, while controlling the states of address pins according to the following figure.
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
BA0
BA1
BA2
Address Filed
DLL
Enable
A0
Enable
0
Disable
1
DLL
Output Driver
Impedance Control
MR
BA0
BA1
MR0
0
MR1
1
0
Mode Register
0
1
MR3
MR2
Qoff
*
* BA2, A5, A8, A10, and A13 are reserved for future use and must be
set to 0 when programming the MR.
** Outputs disabled
– DQs, DQSs, DQSs.
*** In Write leveling Mode (MR1[bit7]=1) with MR1[bit12]=1, all RTT_Nom
settings are allowed; in Write Leveling Mode (MR1[bit7]=1) with
MR1[bit12]=0, only RTT_Nom settin gof RZQ/2, RZQ/4, and RZQ/6 are
allowed.
**** If RTT_Nom is used during Writes, only the values RZQ/2, RZQ/4, RZQ/6
are allowed.
Qoff
A12
Output buffer enabled
0
Output buffer disabled
1
AL
A3
A4
0 (AL disable)
0
CL-1
1
0
Additive Latency
0
1
Rtt_Nom
A2
A6
A9
ODT Disable
0
1
0
1
0
1
0
1
0
1
0
1
ODT value
RZQ/4
RZQ/2
RZQ/6
RZQ/12
RZQ/8
Reserved
*
CL-2
Reserved
*
Write Levelization
Write leveling enable
A7
Disabled
0
Enabled
1
TDQS
TDQS enable
A11
Disabled
0
Enabled
1
D.I.C.
A1
A5
Reserved for
RZQ/6
0
RZQ/7
1
0
1
RZQ/TBD
**
***
Note: RZQ=240ohms
****
相關PDF資料 |
PDF描述 |
|---|---|
| NT5DS64M8BF-6KI | DDR DRAM, PBGA60 |
| NT5SE8M16DS-6K | 8M X 16 SYNCHRONOUS DRAM, 5 ns, PDSO54 |
| NT5SV8M8DT-7 | 8M X 8 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| NTC1111-20MHZ | Analog IC |
| NTC1111-SERIES | Analog IC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| NT5CB256M8FN-DI | 制造商:Nanya Technology Corporation 功能描述:MEMORY IC |
| NT5CB256M8GN-CG | 制造商:Nanya Technology Corporation 功能描述:DRAM |
| NT5CB64M16DP-CF | 制造商:Nanya Technology Corporation 功能描述:DRAM |
| NT5CB64M16FP-DH | 制造商:Nanya Technology Corporation 功能描述:MEMORY |
| NT5CB64M16FP-DII | 制造商:Nanya Technology Corporation 功能描述:MEMORY IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。