- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371135 > MPC9990 (Motorola, Inc.) Low Voltage PLL Clock Driver(低壓PLL時鐘驅(qū)動器) PDF資料下載
參數(shù)資料
| 型號： | MPC9990 |
| 廠商： | Motorola, Inc. |
| 英文描述： | Low Voltage PLL Clock Driver(低壓PLL時鐘驅(qū)動器) |
| 中文描述： | 低電壓PLL時鐘驅(qū)動器（低壓鎖相環(huán)時鐘驅(qū)動器） |
| 文件頁數(shù)： | 4/8頁 |
| 文件大?。?/td> | 143K |
| 代理商： | MPC9990 |
MPC9990
MOTOROLA
4
Table 3: Output configuration
ASEL[0]
ASEL[1]
ASEL[2]
BSEL
fQAn
fQBn
fQFB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
CLK
CLK / 2
CLK x 3 / 4
CLK x 4 / 5
CLK x 5 / 6
CLK x 6 / 7
CLK x 7 / 8
CLK x 8 / 9
CLK
CLK / 2
CLK x 3 / 4
CLK x 4 / 5
CLK x 5 / 6
CLK x 6 / 7
CLK x 7 / 8
CLK x 8 / 9
CLK
CLK / 2
CLK x 3 / 4
CLK x 4 / 5
CLK x 5 / 6
CLK x 6 / 7
CLK x 7 / 8
CLK x 8 / 9
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
Table 4: Function Table (Controls)
Control Pin
0
1
FSEL
PLL enabled
PLL disabled (Static Test Mode)
MR
Reset (Output Logic and PLL)
Normal Operation Mode
Table 5: SYNC Delay Configuration
SYNCSEL
QSYNC delay in CLK periods
0
–5
1
0
Figure 4. SYNC Phase Relation Diagram
QAx
CLK
QSYNC
QSYNC delay (SYNCSEL = 0)
1. The internal logic of the MPC9990 uses internal QFB and QAx signals to derive the SYNC pulse. QFB is in phase to CLK if connected to the
FB input.
The MPC9990 has a programmable SYNC pulse output. The
SYNC pulse output is synchronous to the input clock1 and activated
when both bank A and bank B outputs are programmed to run on
different frequencies, otherwise SYNC remains low. SYNC output
transitions occur prior N coincident rising edges of CLK and bank A.
The pulse width of the SYNC pulse is equal to the period of the input
clock frequency (CLK). The SYNC pulse is asserted at a falling edge
of CLK, and deasserted at the next falling edge of CLK (see pulse
width phase relation). The SYNC pulse is programmable according
to ”SYNC Delay Configuration” on page 4. The assertion of SYNC
occurs prior the coincident edge event of QAx and CLK.
ABSOLUTE MAXIMUM RATINGS
Symbol
Characteristics
Min
Max
Units
Condition
VCCA
VCCI
VCCO
VIN
IIN
IOUT
TS
Analog power supply
Core power supply
Output power supply
Input voltage
Input current
Output current
Storage temperature
–0.5
–0.5
–0.5
–0.5
–1.0
–50
–50
4.4
4.4
4.4
V
V
V
V
VCCI + 0.3
1.0
50
150
mA
mA
°
C
DC
DC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPF102 | JFET VHF Amplifier |
| MPF102 | JFET VHF Amplifier |
| MPF102 | N-Channel RF Amplifier |
| MPF4392 | JFETs Switching |
| MPF4393 | JFETs Switching |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC9992 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:3.3 DIFFRERENTIAL ECL/PECL PLL CLOCK GENERATOR |
| MPC9992AC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9992ACR2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9992FA | 功能描述:鎖相環(huán) - PLL 2.5 3.3V 400MHz Clock Generator RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| MPC9992FAR2 | 制造商:Integrated Device Technology Inc 功能描述:PLL Clock Driver Single 32-Pin LQFP T/R |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。