- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45375 > MPC9352FAR2 (MOTOROLA INC) PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32 PDF資料下載
參數(shù)資料
| 型號： | MPC9352FAR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 時鐘及定時 |
| 英文描述： | PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32 |
| 封裝： | LQFP-32 |
| 文件頁數(shù)： | 16/16頁 |
| 文件大?。?/td> | 188K |
| 代理商： | MPC9352FAR2 |
MPC9352
TIMING SOLUTIONS
9
MOTOROLA
Example Configurations for the MPC9352
Figure 3. MPC9352 Default Configuration
Figure 4. MPC9352 Zero Delay Buffer Configuration
Figure 5. MPC9352 Default Configuration
Figure 6. MPC9352 Zero Delay Buffer Config. 2
MPC9352
fref = 100 MHz
100 MHz
100 MHz (Feedback)
200 MHz
MPC9352 default configuration (feedback of QB0 = 100 MHz).
All control pins are left open.
MPC9352
fref = 62.5 MHz
62.5 MHz
62.5 MHz (Feedback)
62.5 MHz
MPC9352 zero–delay (feedback of QB0 = 62.5 MHz). All
control pins are left open except FSELC = 1. All outputs
are locked in frequency and phase to the input clock.
Frequency range
Min
Max
Input
50 MHz
100 MHz
QA outputs
50 MHz
10 MHz
QB outputs
50 MHz
100 MHz
QC outputs
100 MHz
200 MHz
Frequency range
Min
Max
Input
50 MHz
100 MHz
QA outputs
50 MHz
10 MHz
QB outputs
50 MHz
100 MHz
QC outputs
50 MHz
100 MHz
Frequency range
Min
Max
Input
25 MHz
50 MHz
QA outputs
50 MHz
10 MHz
QB outputs
50 MHz
100 MHz
QC outputs
100 MHz
200 MHz
Frequency range
Min
Max
Input
25 MHz
50 MHz
QA outputs
25 MHz
50 MHz
QB outputs
25 MHz
50 MHz
QC outputs
25 MHz
50 MHz
CCLK
FB_IN
FSELA
FSELB
FSELD
F_RANGE
QA0
QA1
QA2
QA3
QB0
QB1
QB2
QB3
QC0
QC1
QA4
CCLK
FB_IN
FSELA
FSELB
FSELC
F_RANGE
QA0
QA1
QA2
QA3
QB0
QB1
QB2
QB3
QC0
QC1
QA4
VCC
MPC9352
fref = 33.3 MHz
33.3 MHz
33.3 MHz (Feedback)
33.3 MHz
MPC9352 zero–delay (feedback of QB0 = 33.3 MHz).
Equivalent to Table 2 except F_RANGE = 1 enabling a
lower input and output clock frequency.
CCLK
FB_IN
FSELA
FSELB
FSELC
F_RANGE
QA0
QA1
QA2
QA3
QB0
QB1
QB2
QB3
QC0
QC1
QA4
VCC
MPC9352
fref = 33.3 MHz
33.3 MHz
50 MHz
33.3 MHz (Feedback)
100 MHz
MPC9352 configuration to multiply the reference frequency
by 3, 3
÷2 and 1. PLL feedback of QA4 = 33.3 MHz.
CCLK
FB_IN
FSELA
FSELB
FSELC
F_RANGE
QA0
QA1
QA2
QA3
QB0
QB1
QB2
QB3
QC0
QC1
QA4
VCC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPC9456FA | LOW SKEW CLOCK DRIVER, 10 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32 |
| MPC955FAR2 | 300 MHz, PROC SPECIFIC CLOCK GENERATOR, PQFP32 |
| MPC972FAR2 | 125 MHz, PROC SPECIFIC CLOCK GENERATOR, PQFP52 |
| MPC972FAR2 | 125 MHz, PROC SPECIFIC CLOCK GENERATOR, PQFP52 |
| MPC972FAR2 | 125 MHz, PROC SPECIFIC CLOCK GENERATOR, PQFP52 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC93H51AC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 FSL 1-9 LVCMOS/LVPEC L to LVCMOS PLL Cloc RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC93H51ACR2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 FSL 1-9 LVCMOS/LVPEC L to LVCMOS PLL Cloc RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC93H51FA | 功能描述:IC PLL CLK DVR HI-DRIVE 32-LQFP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
| MPC93H52AC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 FSL 1-11 LVCMOS PLL Clock Generator, hig RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC93H52ACR2 | 功能描述:IC CLK GEN ZD 1:11 32-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。