
Paragraph
Number
Page
Number
MOTOROLA
vi
TABLE OF CONTENTS
M68HC11
REFERENCE MANUAL
6.2.2 Extended (EXT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
6.2.3 Direct (DIR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
6.2.4 Indexed (INDX, INDY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
6.2.5 Inherent (INH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-10
6.2.6 Relative (REL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-10
6.3 M68HC11 Instruction Set. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-11
6.3.1 Accumulator and Memory Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-11
6.3.1.1 Loads, Stores, And Transfers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-11
6.3.1.2 Arithmetic Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-12
6.3.1.3 Multiply and Divide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-13
6.3.1.4 Logical Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-14
6.3.1.5 Data Testing and Bit Manipulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-14
6.3.1.6 Shifts and Rotates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-14
6.3.2 Stack and Index Register Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-15
6.3.3 Condition Code Register Instructions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-17
6.3.4 Program Control Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-17
6.3.4.1 Branches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-18
6.3.4.2 Jumps. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-19
6.3.4.3 Subroutine Calls And Returns (BSR, JSR, RTS) . . . . . . . . . . . . . . . . . . . . . . . 6-19
6.3.4.4 Interrupt Handling (RTI, SWI, WAI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-19
6.3.4.5 Miscellaneous (NOP, STOP, TEST). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-19
Section 7
PARALLEL INPUT/OUTPUT
7.1 Parallel I/O Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.2 Parallel I/O Register And Control Bit Explanations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.1 Port Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
7.2.2 Data Direction Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.3 Detailed I/O Pin Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.3.1 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.3.1.1 PA[2:0] (IC[3:1]) Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.3.1.2 PA[6:3] (OC[5:2]) Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.3.1.3 PA7 (OC1, PAI) Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.3.1.4 Port A Idealized Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.3.2 Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.3.2.1 Port B Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.3.2.2 Port B Idealized Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
7.3.2.3 Special Considerations For Port B On MC68HC24 PRU. . . . . . . . . . . . . . . . . 7-13
7.3.3 R/W (STRB) Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
7.3.3.1 R/W (STRB) Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
7.3.3.2 Special Considerations for STRB on MC68HC24 PRU . . . . . . . . . . . . . . . . . . 7-16
7.3.4 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
7.3.4.1 Port C Pin Logic for Expanded Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
7.3.4.2 Summary of Port C Idealized Expanded-Mode Timing . . . . . . . . . . . . . . . . . . 7-17
7.3.4.3 Port C Single-Chip Mode Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-18
7.3.4.4 Port C Idealized Single-Chip Mode Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-21
7.3.4.5 Special Considerations for Port C on MC68HC24 PRU. . . . . . . . . . . . . . . . . . 7-23
7.3.5 AS (STRA) Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-23
7.3.5.1 AS (STRA) Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-23
7.3.5.2 Special Considerations for STRA on MC68HC24 PRU . . . . . . . . . . . . . . . . . . 7-25
7.3.6 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-25
7.3.6.1 PD0 (RxD) Pin Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-25