- 您現(xiàn)在的位置：買(mǎi)賣IC網(wǎng) > PDF目錄384645 > M7536 (Mitsubishi Electric Corporation) 8-Bit Single-Chip Microcomputer(8位單片微控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | M7536 |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | 8-Bit Single-Chip Microcomputer(8位單片微控制器) |
| 中文描述： | 8位單片機(jī)（8位單片微控制器） |
| 文件頁(yè)數(shù)： | 10/225頁(yè) |
| 文件大?。?/td> | 1672K |
| 代理商： | M7536 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)當(dāng)前第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)
vi
7532/7536 Group User’s Manual
Fig. 2.3.6 Structure of Baud rate generator.............................................................................2-31
Fig. 2.3.7 Structure of Serial I/O2 control register.................................................................. 2-32
Fig. 2.3.8 Structure of Serial I/O2 register...............................................................................2-32
Fig. 2.3.9 Structure of Interrupt edge selection register ........................................................2-33
Fig. 2.3.10 Structure of Interrupt request register 1 ...............................................................2-33
Fig. 2.3.11 Structure of Interrupt control register 1 ................................................................2-34
Fig. 2.3.12 Serial I/O connection examples (1) .......................................................................2-35
Fig. 2.3.13 Serial I/O connection examples (2) .......................................................................2-36
Fig. 2.3.14 Serial I/O transfer data format ...............................................................................2-37
Fig. 2.3.15 Connection diagram .................................................................................................2-38
Fig. 2.3.16 Timing chart ..............................................................................................................2-38
Fig. 2.3.17 Registers setting relevant to transmission side...................................................2-39
Fig. 2.3.18 Transmission data setting of serial I/O2...............................................................2-40
Fig. 2.3.19 Registers setting relevant to reception side......................................................... 2-40
Fig. 2.3.20 Control procedure of transmission side ................................................................2-41
Fig. 2.3.21 Control procedure of reception side......................................................................2-42
Fig. 2.3.22 Connection diagram .................................................................................................2-43
Fig. 2.3.23 Timing chart ..............................................................................................................2-43
Fig. 2.3.24 Registers setting relevant to transmission side...................................................2-45
Fig. 2.3.25 Registers setting relevant to reception side......................................................... 2-46
Fig. 2.3.26 Control procedure of transmission side ................................................................2-47
Fig. 2.3.27 Control procedure of reception side......................................................................2-48
Fig. 2.3.28 Sequence of clearing serial I/O .............................................................................2-49
Fig. 2.4.1 Communication sequence of USB ........................................................................... 2-51
Fig. 2.4.2 Data structure of USB packet ..................................................................................2-52
Fig. 2.4.3 USB (L.S.) interface...................................................................................................2-55
Fig. 2.4.4 USB (L.S.) connection example ...............................................................................2-55
Fig. 2.4.5 Memory map of registers relevant to USB.............................................................2-56
Fig. 2.4.6 Description of the register structure ........................................................................2-57
Fig. 2.4.7 Register structures relevant to USB (1) .................................................................2-58
Fig. 2.4.8 Register structures relevant to USB (2) .................................................................2-59
Fig. 2.4.9 Register structures relevant to USB (3) .................................................................2-60
Fig. 2.4.10 Register structures relevant to USB (4) ...............................................................2-61
Fig. 2.4.11 Control method of control sequence .....................................................................2-62
Fig. 2.4.12 Timing chart of the transaction according to each token ..................................2-63
Fig. 2.4.13 USB interrupt processing example (OUT token) .................................................2-65
Fig. 2.4.14 USB interrupt processing example (IN token) .....................................................2-66
Fig. 2.4.15 Timing chart of each signal....................................................................................2-67
Fig. 2.4.16 Example for determination of resume interrupt ...................................................2-68
Fig. 2.4.17 Processing for width of SE0 signal .......................................................................2-68
Fig. 2.5.1 Memory map of registers relevant to A-D converter ............................................2-69
Fig. 2.5.2 Structure of A-D control register..............................................................................2-69
Fig. 2.5.3 Structure of A-D conversion register (high-order) .................................................2-70
Fig. 2.5.4 Structure of A-D conversion register (low-order)...................................................2-70
Fig. 2.5.6 Structure of Interrupt request register 1 .................................................................2-71
Fig. 2.5.5 Structure of Interrupt edge selection register ........................................................2-71
Fig. 2.5.7 Structure of Interrupt control register 1 .................................................................. 2-72
Fig. 2.5.8 Connection diagram ...................................................................................................2-73
Fig. 2.5.9 Relevant registers setting .........................................................................................2-73
Fig. 2.5.10 Control procedure for 8-bit read ............................................................................2-74
Fig. 2.5.11 Control procedure for 10-bit read ..........................................................................2-74
Fig. 2.6.1 Example of poweron reset circuit ............................................................................2-76
Fig. 2.6.2 RAM backup system ..................................................................................................2-76
List of figures
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M7612 | VIDEO SIGNAL SWITCHER |
| M7612-G08-T | VIDEO SIGNAL SWITCHER |
| M7612L-G08-T | VIDEO SIGNAL SWITCHER |
| M7612L-S08-R | VIDEO SIGNAL SWITCHER |
| M7612L-S08-T | VIDEO SIGNAL SWITCHER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M7538 | 制造商:Tamura Corporation of America 功能描述: |
| M-75-461 | 制造商:Brady Corporation 功能描述:LAB ID LABEL, SELF LAM, 0.375"W X 2.625"L; Label Type:Self Laminating; Label Material:Polyester; Background Color:White; Pack Quantity:120; Accessory Type:M Series Lab ID Labels; Legend:Blank (No Legend); Series:M ;RoHS Compliant: Yes |
| M7552 | 制造商:Tamura Corporation of America 功能描述: |
| M7565-05 | 功能描述:IC 與器件插座 JUMPER SOCKET LT GREY RoHS:否 制造商:Molex 產(chǎn)品:LGA Sockets 節(jié)距:1.02 mm 排數(shù): 位置/觸點(diǎn)數(shù)量:2011 觸點(diǎn)電鍍:Gold 安裝風(fēng)格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C |
| M7565-46 | 功能描述:IC 與器件插座 JUMPER SKT LT GREY RoHS:否 制造商:Molex 產(chǎn)品:LGA Sockets 節(jié)距:1.02 mm 排數(shù): 位置/觸點(diǎn)數(shù)量:2011 觸點(diǎn)電鍍:Gold 安裝風(fēng)格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。