- 您現(xiàn)在的位置：買賣IC網 > PDF目錄370826 > M2V28S40ATP-8 (Mitsubishi Electric Corporation) 128M Synchronous DRAM PDF資料下載
參數資料
| 型號： | M2V28S40ATP-8 |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | 128M Synchronous DRAM |
| 中文描述： | 128M的同步DRAM |
| 文件頁數： | 47/52頁 |
| 文件大小： | 639K |
| 代理商： | M2V28S40ATP-8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當前第47頁第48頁第49頁第50頁第51頁第52頁
M2V28S20TP-6,-7,-8
M2V28S30TP-6,-7,-7L,-8,-8L
M2V28S40TP-7,-7L,-8,-8L
Jun. '99
MITSUBISHI LSIs
SDRAM (Rev. 1.0E)
128M Synchronous DRAM
(4-BANK x 8,388,608-WORD x 4-BIT)
(4-BANK x 4,194,304-WORD x 8-BIT)
(4-BANK x 2,097,152-WORD x 16-BIT)
47
Self-Refresh
/CS
/RAS
/CAS
/WE
CKE
BA0,1
DQ
Self-Refresh Entry
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
CLK
Before Self-Refresh Entry,
all banks must be idle state.
X
X
X
0
Self-Refresh Exit
ACT#0
After tRC from Self-Refresh Exit,
all banks are idle state.
Italic parameter
indicates minimum case
tRC
tSRX
CLK can be stopped
CKE must be low to maintain Self-Refresh
A0-8
A10
DQM
A9,11
相關PDF資料 |
PDF描述 |
|---|---|
| M2V28S40ATP-8L | 128M Synchronous DRAM |
| M2V28S40TP | 128M Synchronous DRAM |
| M2V28S40TP-7L | 128M Synchronous DRAM |
| M2V28S40TP-8 | CA-BAYONET |
| M2V28S40TP-8L | 128M Synchronous DRAM |
相關代理商/技術參數 |
參數描述 |
|---|---|
| M2V28S40ATP-8L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-6 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-7 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
| M2V28S40TP-7L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。