參數(shù)資料
型號(hào)： LFXP15C-4FN256C
廠(chǎng)商： LATTICE SEMICONDUCTOR CORP
元件分類(lèi)： FPGA
中文描述： FPGA, 1932 CLBS, PBGA256
封裝： 17 X 17 MM, LEAD FREE, FPBGA-256
文件頁(yè)數(shù)： 75/130頁(yè)
文件大小： 1312K
代理商： LFXP15C-4FN256C
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)當(dāng)前第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)
3-18
DC and Switching Characteristics
Lattice Semiconductor
LatticeXP Family Data Sheet
LatticeXP Internal Timing Parameters
1
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
PFU/PFF Logic Mode Timing
tLUT4_PFU
LUT4 Delay (A to D Inputs to F Output)
—
0.28
—
0.34
—
0.40
ns
tLUT6_PFU
LUT6 Delay (A to D Inputs to OFX Output)
—
0.44
—
0.53
—
0.63
ns
tLSR_PFU
Set/Reset to Output of PFU
—
0.90
—
1.08
—
1.29
ns
tSUM_PFU
Clock to Mux (M0,M1) Input Setup Time
0.13
—
0.15
—
0.19
—
ns
tHM_PFU
Clock to Mux (M0,M1) Input Hold Time
-0.04
—
-0.03
—
-0.03
—
ns
tSUD_PFU
Clock to D Input Setup Time
0.13
—
0.16
—
0.19
—
ns
tHD_PFU
Clock to D Input Hold Time
-0.03
—
-0.02
—
-0.02
—
ns
tCK2Q_PFU
Clock to Q Delay, D-type Register Configuration
—
0.40
—
0.48
—
0.58
ns
tLE2Q_PFU
Clock to Q Delay Latch Configuration
—
0.53
—
0.64
—
0.76
ns
tLD2Q_PFU
D to Q Throughput Delay when Latch is Enabled
—
0.55
—
0.66
—
0.79
ns
PFU Dual Port Memory Mode Timing
tCORAM_PFU
Clock to Output
—
0.40
—
0.48
—
0.58
ns
tSUDATA_PFU
Data Setup Time
-0.18
—
-0.14
—
-0.11
—
ns
tHDATA_PFU
Data Hold Time
0.28
—
0.34
—
0.40
—
ns
tSUADDR_PFU
Address Setup Time
-0.46
—
-0.37
—
-0.30
—
ns
tHADDR_PFU
Address Hold Time
0.71
—
0.85
—
1.02
—
ns
tSUWREN_PFU
Write/Read Enable Setup Time
-0.22
—
-0.17
—
-0.14
—
ns
tHWREN_PFU
Write/Read Enable Hold Time
0.33
—
0.40
—
0.48
—
ns
PIC Timing
PIO Input/Output Buffer Timing
tIN_PIO
Input Buffer Delay
—
0.62
—
0.72
—
0.85
ns
tOUT_PIO
Output Buffer Delay
—
2.12
—
2.54
—
3.05
ns
IOLOGIC Input/Output Timing
tSUI_PIO
Input Register Setup Time (Data Before Clock)
1.35
—
1.83
—
2.37
—
ns
tHI_PIO
Input Register Hold Time (Data After Clock)
0.05
—
0.05
—
0.05
—
ns
tCOO_PIO
Output Register Clock to Output Delay
—
0.36
—
0.44
—
0.52
ns
tSUCE_PIO
Input Register Clock Enable Setup Time
-0.09
—
-0.07
—
-0.06
—
ns
tHCE_PIO
Input Register Clock Enable Hold Time
0.13
—
0.16
—
0.19
—
ns
tSULSR_PIO
Set/Reset Setup Time
0.19
—
0.23
—
0.28
—
ns
tHLSR_PIO
Set/Reset Hold Time
-0.14
—
-0.11
—
-0.09
—
ns
EBR Timing
tCO_EBR
Clock to Output from Address or Data
—
4.01
—
4.81
—
5.78
ns
tCOO_EBR
Clock to Output from EBR Output Register
—
0.81
—
0.97
—
1.17
ns
tSUDATA_EBR
Setup Data to EBR Memory
-0.26
—
-0.21
—
-0.17
—
ns
tHDATA_EBR
Hold Data to EBR Memory
0.41
—
0.49
—
0.59
—
ns
tSUADDR_EBR
Setup Address to EBR Memory
-0.26
—
-0.21
—
-0.17
—
ns
tHADDR_EBR
Hold Address to EBR Memory
0.41
—
0.49
—
0.59
—
ns
tSUWREN_EBR
Setup Write/Read Enable to EBR Memory
-0.17
—
-0.13
—
-0.11
—
ns
tHWREN_EBR
Hold Write/Read Enable to EBR Memory
0.26
—
0.31
—
0.37
—
ns
tSUCE_EBR
Clock Enable Setup Time to EBR Output Register
0.19
—
0.23
—
0.28
—
ns
tHCE_EBR
Clock Enable Hold Time to EBR Output Register
-0.13
—
-0.10
—
-0.08
—
ns
相關(guān)PDF資料
PDF描述
LFZ3508VXX GENERAL PURPOSE INDUCTOR
LFZ2805HXX GENERAL PURPOSE INDUCTOR
LF02004VTX GENERAL PURPOSE INDUCTOR
LG3341-NE7501 T-1 SINGLE COLOR LED, GREEN, 3 mm
LG3341-KNE9117 T-1 SINGLE COLOR LED, GREEN, 3 mm
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFXP15C-4FN256I 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 15.4K LUTs 188 IO 1. 8/2.5/3.3V-4 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP15C-4FN388C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 15.4K LUTs 268 IO 1. 8/2.5/3.3V -4 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP15C-4FN388I 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 15.4K LUTs 268 IO 1. 8/2.5/3.3V-4 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP15C-4FN484C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 15.4K LUTs 1.8/2.5/3 .3V -4 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP15C-4FN484I 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 15.4K LUTs 1.8/2.5/3 .3V-4 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*