- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9096 > ISPPAC-CLK5312S-01TN48I (Lattice Semiconductor Corporation)IC CLOCK PROGRAM BUFFER 48TQFP PDF資料下載
參數(shù)資料
| 型號： | ISPPAC-CLK5312S-01TN48I |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 7/56頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK PROGRAM BUFFER 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | ispClock™ |
| 類型： | 時鐘發(fā)生器，扇出配送，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL |
| 輸出： | eHSTL，HSTL，LVCMOS，LVTTL，SSTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 267MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
Lattice Semiconductor
ispClock5300S Family Data Sheet
15
Timing Diagrams
Figure 8. Erase (User Erase or Erase All) Timing Diagram
Figure 9. Programming Timing Diagram
Figure 10. Verify Timing Diagram
Figure 11. Discharge Timing Diagram
VIH
VIL
VIH
VIL
Update-IR
Run-Test/Idle (Erase)
Select-DR Scan
Clock
to
Shift-IR
state
and
shift
in
the
Discharge
Instruction,
then
clock
to
the
Run-T
est/Idle
state
Run-Test/Idle (Discharge)
TMS
TCK
State
t
H
t
H
t
H
t
H
t
H
t
H
t
SU1
t
SU1
t
SU1
t
SU1
t
SU1
t
SU1
t
CKH
t
CKH
t
CKH
t
CKH
t
CKH
t
CKL
t
BEW
t
CKL
TMS
TCK
State
VIH
VIL
VIH
VI L
Update-IR
Run-Test/Idle (Program)
Select-DR Scan
Clock
to
Shift-IR
state
and
shift
in
the
next
Instruction,
which
will
stop
the
discharge
process
Update-IR
t
SU1
t
SU1
t
SU1
t
SU1
t
SU1
t
H
t
H
t
H
t
H
t
H
t
CKL
t
PWP
t
CKH
t
CKH
t
CKH
t
CKH
t
CKL
TMS
TCK
State
VIH
VIL
VIH
VIL
Update-IR
Run-Test/Idle (Program)
Select-DR Scan
Clock
to
Shift-IR
state
and
shift
in
the
next
Instruction
Update-IR
t
H
t
H
t
H
t
H
t
H
t
CKH
t
CKH
t
CKH
t
CKL
t
PWV
t
CKH
t
CKL
t
SU1
t
SU1
t
SU1
t
SU1
t
SU1
TMS
TCK
State
VIH
VIL
VIH
VIL
Update-IR
Run-Test/Idle (Erase or Program)
Select-DR Scan
Clock
to
Shift-IR
state
and
shift
in
the
Verify
Instruction,
then
clock
to
the
Run-Test/Idle
state
Run-Test/Idle (Verify)
Specified by the Data Sheet
Actual
t
H
t
H
t
H
t
H
t
H
t
H
t
SU1
t
CKH
t
HVDIS (Actual)
t
CKH
t
CKH
t
CKH
t
CKL
t
PWP or tBEW
t
PWV
t
CKH
t
CKL
t
PWV
t
SU1
t
SU1
t
SU1
t
SU1
t
SU1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-27Z-MX-F2 | CONVERTER MOD DC/DC 2V 30W |
| X9317TM8I-2.7T2 | IC XDCP 100TAP 100K 3WIRE 8-MSOP |
| X9314WST1 | IC XDCP SGL 32-TAP 10K 8-SOIC |
| ISPPAC-CLK5316S-01T64C | IC BUFFER FANOUT ISP UNIV 64TQFP |
| VE-25X-IV | CONVERTER MOD DC/DC 5.2V 150W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPPACCLK5312S-01TN48I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5312S-01TN64C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5312S-01TN64I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5316S-01T48C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5316S-01T48I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。