XENPAK LASI AND DOM REGISTERS (1.9000’H TO 1.9007’H & 1.A000’H TO 1.A100’H) Note (1): Where two values are given, Default depends on LX4/CX" />
參數(shù)資料
型號： ISL35822IK
廠商： Intersil
文件頁數(shù)： 20/75頁
文件大?。?/td> 0K
描述： IC CLOCK/DATA RECOVERY 192EBGA-B
標準包裝： 90
類型： 時鐘和數(shù)據(jù)恢復（CDR），多路復用器
PLL： 無
輸入： CML
輸出： CML，CMOS
電路數(shù)： 1
比率 - 輸入:輸出： 8:8
差分 - 輸入:輸出： 是/是
頻率 - 最大： 3.1875Gbps
電源電壓： 1.425 V ~ 1.575 V
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 192-EBGA
供應商設備封裝： 192-EBGA-B（17x17）
包裝： 托盤
27
XENPAK LASI AND DOM REGISTERS (1.9000’H TO 1.9007’H & 1.A000’H TO 1.A100’H)
Note (1): Where two values are given, Default depends on LX4/CX4 select LX4_MODE pin. First value is LX4 value. The value may be overwritten by the Auto-
Note (1): Where two values are given, Default depends on LX4/CX4 select LX4_MODE pin. First value is LX4 value. The value may be overwritten by the Auto-
Note (1): The default values may be overwritten by the Auto-Configure operation (See “Auto-Configuring Control Registers” on page 16 and Table 92 for details). Since
on Power up or RESET several LASI contributors will initially be in the ‘fault’ condition (in particular, Byte Synch and Lane Alignment, and their derivatives), it
may be advisable for a host to clear these before enabling these to trigger LASI.
Note (2): See description of the General Purpose Input/Output (GPIO) pins and bits for a description of how they contribute to the LASI system.
Table 24. XENPAK LASI RX_ALARM CONTROL REGISTER
MDIO REGISTER, ADDRESS = 1.36864 (1.9000’h)
BIT
NAME
SETTING
DEFAULT(1)
R/W
DESCRIPTION
1.36864.15:7
Reserved
000’h
1.36864.6
PCS Byte S
1 = trigger LASI by
corresponding bit of
1.36867 (1.9003’h)
0 = LASI ignores
corresponding bit of
1.36867 (1.9003’h)
0’b
R/W
PCS Byte Sync Fail LASI Enable
1.36864.5
RX Power
1’b
R/W
Receive Laser Pwr/Sig Det LASI Enable
1.36864.4
PMA LF
1’b
R/W
PMA RX Local Fault LASI Enable
1.36864.3
PCS LF
1’b
R/W
PCS RX Local Fault LASI Enable
1.36864.2
PCS Code
0’b/1’b
R/W
8b/10b Code Violation LASI Enable
1.36864.1
DOM RX
1’b
R/W
DOM RX or RX EFIFO Fault LASI Enable
1.36864.0
PHY RX LF
1’b
R/W
PHY RX Local Fault LASI Enable
Table 25. XENPAK LASI TX_ALARM CONTROL REGISTER
MDIO REGISTER, ADDRESS = 1.36865 (1.9001’h)
BIT
NAME
SETTING
DEFAULT(1)
R/W
DESCRIPTION
1.36865.15:11
Reserved
000’h
1.36865.10
PHY S_D
1 = trigger LASI from
corresponding bit of
1.36868 (1.9004’h)
0 = LASI ignores
corresponding bit of
1.36868 (1.9004’h)
0’b/1’b
R/W
PHY XS Signal Detect LASI Enable
1.36865.9
LBC
1’b/0’b
R/W
Laser Bias Current Fault LASI Enable
1.36865.8
LTEMP
1’b/0’b
R/W
Laser Temperature Fault LASI Enable
1.36865.7
LOP
1’b/0’b
R/W
Laser Output Power Fault LASI Enable
1.36865.6
TX LF
1’b/0’b
R/W
Transmit Local Fault LASI Enable
1.36865.5
Byte Sync
0’b/1’b
R/W
PHY XS Byte Sync Fail LASI Enable
1.36865.4
PMA LF
1’b
R/W
PMA TX Local Fault LASI Enable
1.36865.3
PCS LF
1’b/0’b
R/W
PCS TX Local Fault LASI Enable
1.36865.2
TX EFIFO
0’b/1’b
R/W
Transmit EFIFO Error LASI Enable
1.36865.1
DOM TX/
PHY Code
1’b
R/W
DOM TX or PHY XS 8b/10b Code Violation Fault LASI
Enable
1.36865.0
PHY TX LF
1’b
R/W
PHY TX Local Fault LASI Enable
Table 26. XENPAK LASI CONTROL REGISTER
MDIO REGISTER, ADDRESS = 1.36866 (1.9002’h)
BIT
NAME
SETTING
DEFAULT(1)
R/W
DESCRIPTION
1.36866.15:4
Reserved
000’h
1.36866.3
GPIO
1 = trigger LASI via bit in
1.36869 (1.9005’h)
0 = LASI ignores bit
0’b
R/W
Enable GPIO pins to trigger LASI(2)
1.36866.2
RX_Alarm
0’b
R/W
Enable RX_Alarm to trigger LASI
1.36866.1
TX_Alarm
0’b
R/W
Enable TX_Alarm to trigger LASI
1.36866.0
LS_Alarm
0’b
R/W
Enable Link Status change to trigger LASI
ISL35822
相關PDF資料
PDF描述
VI-22Y-MX-S CONVERTER MOD DC/DC 3.3V 49.5W
VI-22Y-MW-S CONVERTER MOD DC/DC 3.3V 66W
MS27474E16B55PA CONN RCPT 55POS JAM NUT W/PINS
V24A24M300BF3 CONVERTER MOD DC/DC 24V 300W
D38999/24KC4SA CONN RCPT 4POS JAM NUT W/SCKT
相關代理商/技術參數(shù)
參數(shù)描述
ISL35822LP 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:Octal 2.488Gbps to 3.187Gbps/ Lane Retimer
ISL35822LPIK 功能描述:IC CLOCK/DATA RECOVERY 192EBGA-B RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT
ISL36111 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:11.1Gb/s Lane Extender
ISL36111DRZ-EVALZ 功能描述:EVAL BOARD FOR ISL36111DRZ RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 產(chǎn)品培訓模塊:Obsolescence Mitigation Program 標準包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板
ISL36111DRZ-T7 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 特色產(chǎn)品:NXP - I2C Interface 標準包裝:1 系列:- 應用:2 通道 I²C 多路復用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*