- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2075 > ICS93718CFLFT (IDT, Integrated Device Technology Inc)IC CLK BUFF 2:12 200MHZ 48-SSOP PDF資料下載
參數(shù)資料
| 型號： | ICS93718CFLFT |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 7/9頁 |
| 文件大小： | 0K |
| 描述： | IC CLK BUFF 2:12 200MHZ 48-SSOP |
| 產(chǎn)品變化通告： | Product Discontinuation 4/Aug/2011 |
| 標(biāo)準(zhǔn)包裝： | 1,000 |
| 類型： | 扇出緩沖器（分配） |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12 |
| 差分 - 輸入:輸出： | 無/是 |
| 輸入： | 時鐘 |
| 輸出： | 時鐘 |
| 頻率 - 最大： | 200MHz |
| 電源電壓： | 2.3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-BSSOP（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 48-SSOP |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 93718CFLFT |
IDTTM/ICSTM DDR and SDRAM Buffer
ICS93718
REV E 02/11/07
ICS93718
DDR and SDRAM Buffer
DDR_Mode (SEL_DDR = 1), VDD = 2.5±5%
PARAMETER
SYMBOL
CONDITION
MIN
TYP
MAX
UNITS
Operating Frequency
66
133
200
MHz
Input clock duty cycle
dtin
40
50
60
%
Output to Output Skew
Tskew
Output crossover skew DDR[0:11]
80
100
ps
66MHz to 100MHz, w/loads
48
49
52
%
101MHz to 167MHz, w/loads
47
50
53
%
Rise Time, Fall Time (DDR
Outputs)
trd, tfd
Measured between 20% and 80%
output, w/loads
500
600
700
ps
Duty cycle
DC
2
Switching Characteristics
SD_Mode (SEL_DDR = 0), VDD = 3.3±5%
PARAMETER
SYMBOL
CONDITION
MIN
TYP
MAX
UNITS
Operating Frequency
66
133
200
MHz
Input clock duty cycle
dtin
40
50
60
%
Output to Output Skew
Tskew
VT = 1.50V
150
ps
Duty cycle
DC
2
66MHz to 200MHz
54
%
Rise Time, Fall Time
(SDRAM Outputs)
trs, tfs
VOL = 0.4V, VOH = 2.4V, w/loads
0.5
1.5
1.7
ns
SDRAM Buffer LH Prop.
Delay
1
t
PLH
Input edge greater than 1V/ns
2
2.5
ns
SDRAM Bufer HL Prop.
Delay
1
t
PHL
Input edge greater than 1V/ns
1.9
2.5
ns
Notes:
1. Refers to transition on non-inverting output.
2. While the pulse skew is almost constant over frequency, the duty cycle error increases at
higher frequencies. This is due to the formula: duty cycle=t2/t1, were the cycle (t1) decreases
as the frequency goes up.
Switching Characteristics
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS951601AFLFT | IC FREQ TIMING GENERATOR 48-SSOP |
| ICS95V157AGIT | IC CLK BUFF 1:10 233MHZ 48-TSSOP |
| ICS97U877AKT | IC CLK DVR PLL 1:10 40VFQFN |
| ICS9DS400AGLF | IC CLK SPREAD INJECTION 28TSSOP |
| IDT2305NZ-1HDCG | IC CLK BUFF 1:5 133.33MHZ 8-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS93718YFT | 制造商:ICS 制造商全稱:ICS 功能描述:DDR and SDRAM Buffer |
| ICS93722 | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93722CFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93722CFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93722YFLFT | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。