- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2075 > ICS93718CFLFT (IDT, Integrated Device Technology Inc)IC CLK BUFF 2:12 200MHZ 48-SSOP PDF資料下載
參數(shù)資料
| 型號： | ICS93718CFLFT |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 1/9頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK BUFF 2:12 200MHZ 48-SSOP |
| 產(chǎn)品變化通告： | Product Discontinuation 4/Aug/2011 |
| 標(biāo)準(zhǔn)包裝： | 1,000 |
| 類型： | 扇出緩沖器（分配） |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12 |
| 差分 - 輸入:輸出： | 無/是 |
| 輸入： | 時鐘 |
| 輸出： | 時鐘 |
| 頻率 - 最大： | 200MHz |
| 電源電壓： | 2.3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-BSSOP（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 48-SSOP |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 93718CFLFT |
ICS93718
IDTTM/ICSTM DDR and SDRAM buffer
ICS93718
REV E 02/11/07
DDR and SDRAM Buffer
DATASHEET
Description
Output Features
DDR & SDRAM fanout buffer, for VIA Pro 266, KT266 and P4X266
DDR chipsets
Low skew, fanout buffer
1 to 12 differential clock distribution
I
2C for functional and output control
Feedback pin for input to output synchronization
Supports up to 4 DDR DIMMs or 3 SDRAM DIMMs + 2
DDR DIMMs
Frequency supports up to 200MHz (DDR400)
Supports Power Down Mode for power mananagement
CMOS level control signal input
Key Specifications
OUTPUT - OUTPUT skew: <100ps
Output Rise and Fall Time for DDR outputs: 500ps - 700ps
DUTY CYCLE: 47% - 53%
48-pin SSOP package
Available in RoHS compliant packaging
Pin Configuration
Funtional Block Diagram
48-Pin SSOP
FB_OUT
VDD3.3_2.5
GND
DDRT0_SDRAM0
DDRC0_SDRAM1
DDRT1_SDRAM2
DDRC1_SDRAM3
VDD3.3_2.5
GND
DDRT2_SDRAM4
DDRC2_SDRAM5
VDD3.3_2.5
BUF_IN
GND
DDRT3_SDRAM6
DDRC3_SDRAM7
VDD3.3_2.5
GND
DDRT4_SDRAM8
DDRC4_SDRAM9
DDRT5_SDRAM10
DDRC5_SDRAM11
VDD3.3_2.5
SDATA
SEL_DDR*
VDD2.5
GND
DDRT11
DDRC11
DDRT10
DDRC10
VDD2.5
GND
DDRT9
DDRC9
VDD2.5
PD#*
GND
DDRT8
DDRC8
VDD2.5
GND
DDRT7
DDRC7
DDRT6
DDRC6
GND
SCLK
ICS93718
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
*Internal Pull-up Resistor of 120K to VDD
SCLK
SDATA
SEL_DDR*
PD#
BUF_IN
Control
Logic
FB_OUT
DDRT0_SDRAM0
DDRT1_SDRAM2
DDRT2_SDRAM4
DDRT3_SDRAM6
DDRT4_SDRAM8
DDRT5_SDRAM10
DDRT(11:6)
DDRC0_SDRAM1
DDRC1_SDRAM3
DDRC2_SDRAM5
DDRC3_SDRAM7
DDRC4_SDRAM9
DDRC5_SDRAM11
DDRC (11:6)
Funtionality Table
E
D
O
M8
4
N
I
P
D
V
5
.
2
_
3
.
3
N
I
P
,
5
1
,
1
,
0
1
,
7
,
6
,
5
,
4
2
,
1
2
,
0
2
,
9
1
,
6
1
R
D
e
d
o
M
1
=
R
D
_
L
E
SV
5
.
2
e
b
ll
i
w
s
t
u
p
t
u
o
e
s
e
h
T
s
t
u
p
t
u
o
R
D
S
/
R
D
e
d
o
M
0
=
R
D
_
L
E
SV
3
.
3
e
b
ll
i
w
s
t
u
p
t
u
o
e
s
e
h
T
M
A
R
D
S
d
r
a
d
n
a
t
s
t
u
p
t
u
o
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS951601AFLFT | IC FREQ TIMING GENERATOR 48-SSOP |
| ICS95V157AGIT | IC CLK BUFF 1:10 233MHZ 48-TSSOP |
| ICS97U877AKT | IC CLK DVR PLL 1:10 40VFQFN |
| ICS9DS400AGLF | IC CLK SPREAD INJECTION 28TSSOP |
| IDT2305NZ-1HDCG | IC CLK BUFF 1:5 133.33MHZ 8-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS93718YFT | 制造商:ICS 制造商全稱:ICS 功能描述:DDR and SDRAM Buffer |
| ICS93722 | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93722CFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93722CFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93722YFLFT | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。