- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C7210 (Electronic Theatre Controls, Inc.) ARM Based 32-Bit Microprocessor PDF資料下載
參數(shù)資料
| 型號： | HMS30C7210 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | ARM Based 32-Bit Microprocessor |
| 中文描述： | 基于ARM的32位微處理器 |
| 文件頁數(shù)： | 102/161頁 |
| 文件大?。?/td> | 973K |
| 代理商： | HMS30C7210 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁當(dāng)前第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
HMS30C7110
2003 MagnaChip Semiconductor Ltd. All Rights Reserved
Version 1.5
102
Table 2.61 LCR Bit Definition
Address :
1800_000C
Bits
Access Default Description
31:8
0x00
Reserved
7
RW
0x0
Divisor latch enable
0 = disable
1 = enable
6
RW
0x0
BREAK CONTROL
It causes a break condition to be transmitted to the receiving UART.
When it is set to logic 1, the serial output is forced to the Spacing
state (logic 0). The break is disabled by setting this bit to logic 0.
5
RW
0x0
PARITY ENABLE
When this bit is logic 1, a Parity bit is generated (transmit data) or
checked (receive data) between the last data bit and Stop bit of the
serial data.
4:3
RW
0x00
PARITY SELECT
0 = odd parity
1 = even parity
2 = forced one (Mark parity)
3 = forced zero (Space parity)
2
RW
0x0
STOP BIT LENGTH
This bit specifies the number of Stop bits transmitted or received
serial character.
0 = 1 stop bit
1 = 2 stop bit
1: 0
RW
0x00
WORD LENGTH
These two bits specify the number of data bits in each transmitted or
received serial character. The encoding of bits 0 and 1 is as follows:
0 = 5 bits / character
1 = 6 bits / character
2 = 7 bits / character
3 = 8 bits / character
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMS30C7080 | Mobile Phone Camera Back-End Processor |
| HMS30C7202 | 32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | Highly-intergrated MPU |
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AK | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HMS3224M3 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-10 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-12 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-15 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-17 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。