- 您現在的位置：買賣IC網 > PDF目錄370261 > FW82815 Controller Miscellaneous - Datasheet Reference PDF資料下載
參數資料
| 型號： | FW82815 |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數據表參考 |
| 文件頁數： | 129/172頁 |
| 文件大?。?/td> | 795K |
| 代理商： | FW82815 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁當前第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
82815 GMCH
R
Datasheet
129
4.2.
Memory Shadowing
Any block of memory that can be designated as read only or write-only can be “shadowed” into GMCH
DRAM memory. Typically, this is done to allow ROM code to execute more rapidly out of main DRAM.
ROM is used as a read-only during the copy process while DRAM at the same time is designated write-
only. After copying, the DRAM is designated read-only so that ROM is shadowed. Processor bus
transactions are routed accordingly.
4.3.
I/O Address Space
The GMCH never responds to I/O cycles initiated on AGP.
The GMCH does not support the existence of any other I/O devices other than itself on the
processor bus. The GMCH generates either hub interface or AGP/PCI (if enabled) bus cycles for all
processor I/O accesses. If internal graphics is enabled, the GMCH routes the access to hub interface
or legacy I/O registers supported by the internal graphics device. The GMCH contains two internal
registers in the processor I/O space, Configuration Address Register (CONF_ADDR) and the
Configuration Data Register (CONF_DATA). These locations are used to implement PCI
configuration space access mechanism and as described in this document.
The processor allows 64K+3 bytes to be addressed within the I/O space. The GMCH propagates the
processor I/O address without any translation on to the destination bus and, therefore, provides
addressability for 64K+3 byte locations. Note that the upper 3 locations can be accessed only during
I/O address wrap-around when processor bus A16# address signal is asserted. A16# is asserted on
the processor bus when an I/O access is made to 4 bytes from address 0FFFDh, 0FFFEh, or
0FFFFh. A16# is also asserted when an I/O access is made to 2 bytes from address 0FFFFh.
The I/O accesses, other than ones used for PCI configuration space access or ones that target the
internal graphics device (or AGP/PCI) are forwarded to the hub interface. The GMCH will not post
I/O write cycles to IDE. The PCICMD1 or PCICMD2 register can disable the routing of I/O cycles
to the AGP.
The GMCH never responds to I/O cycles initiated on AGP.
4.3.1.
GMCH Decode Rules and Cross-Bridge Address Mapping
The GMCH’s address map applies globally to accesses arriving on any of the three interfaces (i.e., Host
bus, hub interface or from the internal graphics device).
相關PDF資料 |
PDF描述 |
|---|---|
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
| FWA-45A21F | Fuse |
相關代理商/技術參數 |
參數描述 |
|---|---|
| FW82815 S L5NQ | 制造商:Intel 功能描述:Graphics and Memory Controller Hub 544-Pin BGA |
| FW82815EM S L4MP | 制造商:Intel 功能描述:GRAPHICS AND MEMORY CONTROLLER HUB (GMCH2-M) |
| FW82815SL5NQ | 制造商:Intel 功能描述: |
| FW828201CA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
| FW82840 S L3TA | 制造商:Intel 功能描述:Memory Controller Hub 544-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。