- 您現(xiàn)在的位置：買賣IC網 > PDF目錄17039 > EVAL-AD7666CBZ (Analog Devices Inc)BOARD EVALUATION FOR AD7666 PDF資料下載
參數資料
| 型號： | EVAL-AD7666CBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 24/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVALUATION FOR AD7666 |
| 標準包裝： | 1 |
| 系列： | PulSAR® |
| ADC 的數量： | 1 |
| 位數： | 16 |
| 采樣率（每秒）： | 500k |
| 數據接口： | 串行，并聯(lián) |
| 輸入范圍： | ±VREF |
| 在以下條件下的電源（標準）： | 81mW @ 500kSPS |
| 工作溫度： | -40°C ~ 85°C |
| 已用 IC / 零件： | AD7666 |
| 已供物品： | 板 |
| 相關產品： | AD7666ACPZ-ND - IC ADC 16BIT UNIPOLAR 48LFCSP AD7666ASTZ-ND - IC ADC 16BIT UNIPOLAR 48LQFP AD7666ACPZRL-ND - IC ADC 16BIT UNIPOLAR 48LFCSP AD7666ASTZRL-ND - IC ADC 16BIT UNIPOLAR 48LQFP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁
AD7666
Rev. 0 | Page 5 of 28
TIMING SPECIFICATIONS
Table 3. –40°C to +85°C, AVDD = DVDD = 5 V, OVDD = 2.7 V to 5.25 V, unless otherwise noted
Parameter
Symbol
Min
Typ
Max
Unit
Refer to Figure 33 and Figure 34
Convert Pulse Width
t1
10
ns
Time between Conversions
t2
2
s
CNVST LOW to BUSY HIGH Delay
t3
35
ns
BUSY HIGH All Modes Except Master Serial Read after Convert
t4
1.25
s
Aperture Delay
t5
2
ns
End of Conversion to BUSY LOW Delay
t6
10
ns
Conversion Time
t7
1.25
s
Acquisition Time
t8
750
ns
RESET Pulse Width
t9
10
ns
CNVST LOW to DATA Valid Delay
t10
1.25
s
DATA Valid to BUSY LOW Delay
t11
12
ns
Bus Access Request to DATA Valid
t12
45
ns
Bus Relinquish Time
t13
5
15
ns
Refer to Figure 39 and Figure 40 (Master Serial Interface Modes)1
CS LOW to SYNC Valid Delay
t14
10
ns
CS LOW to Internal SCLK Valid Delay1
t15
10
ns
CS LOW to SDOUT Delay
t16
10
ns
CNVST LOW to SYNC Delay
t17
525
ns
SYNC Asserted to SCLK First Edge Delay
t18
3
ns
Internal SCLK Period2
t19
25
40
ns
Internal SCLK HIGH2
t20
12
ns
Internal SCLK LOW2
t21
7
ns
SDOUT Valid Setup Time2
t22
4
ns
SDOUT Valid Hold Time2
t23
2
ns
SCLK Last Edge to SYNC Delay2
t24
3
ns
CS HIGH to SYNC HI-Z
t25
10
ns
CS HIGH to Internal SCLK HI-Z
t26
10
ns
CS HIGH to SDOUT HI-Z
t27
10
ns
BUSY HIGH in Master Serial Read after Convert2
t28
See Table 4
CNVST LOW to SYNC Asserted Delay
t29
1.25
s
SYNC Deasserted to BUSY LOW Delay
t30
25
ns
Refer to Figure 41 and Figure 42 (Slave Serial Interface Modes)1
External SCLK Setup Time
t31
5
ns
External SCLK Active Edge to SDOUT Delay
t32
3
18
ns
SDIN Setup Time
t33
5
ns
SDIN Hold Time
t34
5
ns
External SCLK Period
t35
25
ns
External SCLK HIGH
t36
10
ns
External SCLK LOW
t37
10
ns
1In serial interface mode, the SYNC, SCLK, and SDOUT timings are defined with a maximum load CL of 10 pF; otherwise, the load is 60 pF maximum.
2In serial master read during convert mode. See Table 4 for serial master read after convert mode.
相關PDF資料 |
PDF描述 |
|---|---|
| MLK1005S5N1S | INDUCTOR MULTILAYER 5.1NH 0402 |
| 0210490323 | CABLE JUMPER 1.25MM .051M 26POS |
| EVAL-AD7664CBZ | BOARD EVALUATION FOR AD7664 |
| 0210391035 | CABLE JUMPER 1MM .076M 33POS |
| MPC5510KIT208 | KIT DEVELOPMENT FOR MPC5 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EVAL-AD7667CB | 制造商:Analog Devices 功能描述: |
| EVAL-AD7667CBZ | 功能描述:BOARD EVALUATION FOR AD7667 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 模數轉換器 (ADC) 系列:PulSAR® 產品培訓模塊:Obsolescence Mitigation Program 標準包裝:1 系列:- ADC 的數量:1 位數:12 采樣率（每秒）:94.4k 數據接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標準）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件 |
| EVAL-AD7668CB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Evaluation Board AD766X/AD767X |
| EVAL-AD766XCB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Evaluation Board AD766X/AD767X |
| EVAL-AD7671CB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Evaluation Board AD766X/AD767X |
發(fā)布緊急采購，3分鐘左右您將得到回復。