- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384280 > EDE5104AESK-6E-E (ELPIDA MEMORY INC) 512M bits DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDE5104AESK-6E-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 512M bits DDR2 SDRAM |
| 中文描述： | 128M X 4 DDR DRAM, 0.45 ns, PBGA60 |
| 封裝： | ROHS COMPLIANT, FBGA-60 |
| 文件頁數(shù)： | 29/66頁 |
| 文件大小： | 697K |
| 代理商： | EDE5104AESK-6E-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
EDE5104ABSE, EDE5108ABSE, EDE5116ABSE
Data Sheet E0323E90 (Ver. 9.0)
29
DLL Enable/Disable
The DLL must be enabled for normal operation. DLL enable is required during power up initialization, and upon
returning to normal operation after having the DLL disabled. The DLL is automatically disabled when entering self-
refresh operation and is automatically re-enabled upon exit of self-refresh operation. Any time the DLL is enabled
(and subsequently reset), 200 clock cycles must occur before a read command can be issued to allow time for the
internal clock to be synchronized with the external clock. Failing to wait for synchronization to occur may result in a
violation of the tAC or tDQSCK parameters.
EMRS(2) Programming: Reserved
*1
Note : 1. EMRS(2) is reserved for future use and all bits except BA0 and BA1 must be programmed
to 0 when setting the mode register during initialization.
Address field
Extended mode register (2)
0*
1
A13
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
0
1
BA1 BA0
A12
EMRS(2)
EMRS(3) Programming: Reserved
*1
Extended Mode Register(3)
0*
1
1
1
Address Field
A13
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA1 BA0
A12
Note : 1. EMRS (3) is reserved for future use and all bits except BA0 and BA1 must be programmed
to 0 when setting the mode register during initialization.
EMRS(3)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDE5104GBSA-4A-E | 512M bits DDR-II SDRAM |
| EDE5104AJSE | EDE5104AJSE |
| EDE5108AJBG | 512M bits DDR2 SDRAM |
| EDE5108AJBG-6E-E | 512M bits DDR2 SDRAM |
| EDE5108AJBG-8E-E | 512M bits DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDE5104AGSE | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AGSE_1 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AGSE-4A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AGSE-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AGSE-6C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。