- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384277 > EDD1216AJTA-6B-E (ELPIDA MEMORY INC) 128M bits DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDD1216AJTA-6B-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 128M bits DDR SDRAM |
| 中文描述： | 8M X 16 DDR DRAM, 0.7 ns, PDSO66 |
| 封裝： | ROHS COMPLIANT, PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 46/52頁 |
| 文件大?。?/td> | 513K |
| 代理商： | EDD1216AJTA-6B-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁
EDD1216AJTA
Data Sheet E0972E30 (Ver. 3.0)
46
Mode Register Set Cycle
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
/CK
CK
CKE
/CS
/RAS
/CAS
/WE
BA
Address
DM
DQ (output)
b
valid
code
code
tRP
Precharge
If needed
Mode
register
set
Bank 3
Active
Bank 3
Read
R: b
C: b
VIH
Bank 3
Precharge
tMRD
High-Z
High-Z
CL = 2
BL = 4
= VIH or VIL
DQS
Read/Write Cycle
R:a
C:a
C:b
R:b
C:b''
b’’
Bank 0
Active
Bank 3
Active
Bank 0
Read
Bank 3
Read
CKE
/RAS
/CS
DQS
/CAS
/WE
Address
CK
BA
DQ (output)
DQ (input)
/CK
Bank 3
Write
tWRD
High-Z
VIH
tRWD
b
Read cycle
CL = 2
BL = 4
=VIH or VIL
DM
a
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDD1216AJTA-7A-E | 128M bits DDR SDRAM |
| EDD1216AJTA-7B-E | 128M bits DDR SDRAM |
| EDD1232AABH | 128M bits DDR SDRAM (4M words x 32 bits) |
| EDD1232AABH-6B-E | GT 2C 2#0 SKT PLUG |
| EDD1232AAFA | 128M bits DDR SDRAM (4M words x 32 bits) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDD1216AJTA-7A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM |
| EDD1216AJTA-7B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM |
| EDD1216ALTA | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128 M-bit Synchronous DRAM with Double Data Rate (4-bank, SSTL_2) |
| EDD1216ALTA-1A | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128 M-bit Synchronous DRAM with Double Data Rate (4-bank, SSTL_2) |
| EDD1216ALTA-75 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128 M-bit Synchronous DRAM with Double Data Rate (4-bank, SSTL_2) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。