- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366551 > AM79C978 (Advanced Micro Devices, Inc.) Single-Chip 1/10 Mbps PCI Home Networking Controller PDF資料下載
參數(shù)資料
| 型號： | AM79C978 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Single-Chip 1/10 Mbps PCI Home Networking Controller |
| 中文描述： | 單芯片的1 / 10 Mbps的家庭網(wǎng)絡控制器的PCI |
| 文件頁數(shù)： | 169/261頁 |
| 文件大?。?/td> | 3803K |
| 代理商： | AM79C978 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁當前第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁
Am79C978
169
MII port. When the Auto Select bit
(ASEL, BCR2, bit 1) is a 1 and the
MIIPD bit is a 1, the MII port is se-
lected. Any transition on the MI-
IPD bit will set the MIIPDTI bit in
CSR7, bit 3.
Read accessible always. MIIPD
is read only. Write operations are
ignored and should not be per-
formed.
13-12 FMDC
Fast Management Data Clock (is
used for manufacturing tests).
When FMDC is set to 1h, the MII
Management Data Clock will run
at 5 MHz max. The Management
Data Clock will no longer be IEEE
802.3u-compliant and setting this
bit should be used with care. The
accompanying
must also be able to accept man-
agement frames at the new clock
rate. When FMDC is set to 0h, the
MII Management Data Clock will
run at 2.5 MHz max and will be
fully compliant to IEEE 802.3u
standards. See Table 44.
external
PHY
This bit is always read/write ac-
cessible. FMDC is set to 0 during
H_RESET, and is unaffected by
S_RESET and the STOP bit
11
APEP
Auto-Poll PHY. When APEP is
set to 1 the Am79C978 controller
will poll the status register in the
PHY. This feature allows the soft-
ware driver or upper layers to see
any changes in the status of the
PHY. An interrupt when enabled
is generated when the contents of
the new status is different from
the previous status.
This bit is always read/write ac-
cessible. APEP is set to 0 during
H_RESET and is unaffected by
S_RESET and the STOP bit.
10-8
APDW
Auto-Poll Dwell Time. APDW de-
termines the dwell time between
PHY
Management
accesses when Auto-Poll is
turned on. See Table 45.
Frame
This bit is always read/write ac-
cessible. APDW is set to 100h af-
ter H_RESET and is unaffected
by S_RESET and the STOP bit.
7
DANAS
Disable Auto-Negotiation Auto
Setup. When DANAS is set, the
Am79C978 controller after a
H_RESET or S_RESET will re-
main dormant and not automati-
cally startup the Auto-Negotiation
section or the enhanced automat-
ic port selection section. Instead,
the Am79C978 controller will wait
for the software driver to setup
the Auto-Negotiation portions of
the device. The PHY Address
and Data programming in BCR33
and BCR34 is still valid. The
Am79C978 controller will not
generate
any
frames unless Auto-Poll is en-
abled.
management
This bit is always read/write ac-
cessible. DANAS is set to 0 by
H_RESET and is unaffected by
S_RESET and the STOP bit.
6
XPHYRST
PHY Reset. When XPHYRST is
set, the Am79C978 controller af-
ter an H_RESET or S_RESET
will issue management frames
that will reset the PHY. This bit is
needed when there is no way to
guarantee the state of the exter-
nal PHY. This bit must be repro-
grammed after every H_RESET.
Table 44.
FMDC Values
Fast Management Data Clock
2.5 MHz max
5 MHz max
Reserved
Reserved
FMDC
00
01
10
11
Table 45.
APDW Values
Auto-Poll
Dwell Time
Continuous (26
μ
s @ 2.5 MHz)
Every 128 MDC cycles (103
μ
s @ 2.5 MHz)
Every 256 MDC cycles (206
μ
s @ 2.5 MHz)
Every 512 MDC cycles (410
μ
s @ 2.5 MHz)
Every 1024 MDC cycles (819
μ
s @ 2.5 MHz)
Every 2048 MDC cycles (1640
μ
s @ 2.5 MHz)
110-111
Reserved
APDW
000
001
010
011
100
101
相關PDF資料 |
PDF描述 |
|---|---|
| AM79C981 | Integrated Multiport Repeater Plus⑩ (IMR+⑩) |
| AM79C981JC | Integrated Multiport Repeater Plus⑩ (IMR+⑩) |
| AM79C982 | basic Integrated Multiport Repeater (bIMR) |
| AM79C982-4JC | basic Integrated Multiport Repeater (bIMR) |
| AM79C982-8JC | basic Integrated Multiport Repeater (bIMR) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AM79C978A | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller |
| AM79C978AKC\\W | 制造商:Advanced Micro Devices 功能描述: |
| AM79C978AKC\W | 制造商:Advanced Micro Devices 功能描述: |
| AM79C978AKCW | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。