- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1901 > ADV7391BCPZ (Analog Devices Inc)IC ENCODER VIDEO W/DAC 32LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADV7391BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 35/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ENCODER VIDEO W/DAC 32LFCSP |
| 產(chǎn)品變化通告： | ADV734x, ADV739x Feature Improvement |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 視頻編碼器 |
| 應(yīng)用： | 機(jī)頂盒，視頻播放器，顯示器 |
| 電壓 - 電源，模擬： | 2.6 V ~ 3.46 V |
| 電壓 - 電源，數(shù)字： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 32-LFCSP-VQ（5x5） |
| 包裝： | 托盤 |
| 配用： | EVAL-ADV7391EBZ-ND - BOARD EVAL FOR ADV7391 ENCODER |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
ADV7390/ADV7391/ADV7392/ADV7393
Data Sheet
Rev. G | Page 32 of 108
Table 21. Register 0x31 to Register 0x33
SR7 to
Bit Number
Reset
SR0
Register
Bit Description
7
6
5
4
3
2
1
0
Register Setting
Value
0x31
ED/HD Mode
Register 2
ED/HD pixel data valid
0
Pixel data valid off.
0x00
1
Pixel data valid on.
HD oversample rate select
0
4×.
1
2×.
ED/HD test pattern enable
0
HD test pattern off.
1
HD test pattern on.
ED/HD test pattern hatch/field
0
Hatch.
1
Field/frame.
ED/HD vertical blanking interval (VBI)
open
0
Disabled.
1
Enabled.
ED/HD undershoot limiter
0
Disabled.
0
1
11 IRE.
1
0
6 IRE.
1
1.5 IRE.
ED/HD sharpness filter
0
Disabled.
1
Enabled.
0x32
ED/HD Mode
Register 3
ED/HD Y delay with respect to the
falling edge of HSYNC
0
0 clock cycles.
0x00
0
1
One clock cycle.
0
1
0
Two clock cycles.
0
1
Three clock cycles.
1
0
Four clock cycles.
ED/HD color delay with respect to the
falling edge of HSYNC
0
0 clock cycles.
0
1
One clock cycle.
0
1
0
Two clock cycles.
0
1
Three clock cycles.
1
0
Four clock cycles.
ED/HD CGMS enable
0
Disabled.
1
Enabled.
ED/HD CGMS CRC enable
0
Disabled.
1
Enabled.
0x33
ED/HD Mode
Register 4
ED/HD Cr/Cb sequence
0
Cb after falling edge of HSYNC.
0x68
1
Cr after falling edge of HSYNC.
Reserved
0
0 must be written to this bit.
ED/HD input format
0
8-bit input.
1
Sinc compensation filter on DAC 1, DAC
2, DAC 3
0
Disabled.
1
Enabled.
Reserved
0
0 must be written to this bit.
ED/HD chroma SSAF filter
0
Disabled.
1
Enabled.
Reserved
1
1 must be written to this bit.
ED/HD double buffering
0
Disabled.
1
Enabled.
1
Available on the ADV7392/ADV7393 (40-pin devices) only.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADV7511KSTZ | IC XMITTER HDMI 12BIT 100LQFP |
| ADV7511WBSWZ | IC XMITTER HDMI AUTO 64LQFP |
| ADV7622BSTZ-RL | IC TXRX HDMI 4:1 144LQFP |
| ADV7623BSTZ | IC TXRX HDMI 4:1 144LQFP |
| ADW54010Z-0REEL | IC SWITCH DUAL SPDT 10MSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7391BCPZ-REEL | 功能描述:IC VIDEO ENCODER SD/HD 32-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編碼器，解碼器，轉(zhuǎn)換器 系列:- 產(chǎn)品變化通告:Development Systems Discontinuation 26/Apr/2011 標(biāo)準(zhǔn)包裝:1 系列:- 類型:編碼器 應(yīng)用:DVB-S.2 系統(tǒng) 電壓 - 電源，模擬:- 電壓 - 電源，數(shù)字:- 安裝類型:- 封裝/外殼:模塊 供應(yīng)商設(shè)備封裝:模塊 包裝:散裝 其它名稱:Q4645799 |
| ADV7391EBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7391WBCPZ | 制造商:Analog Devices 功能描述: |
| ADV7391WBCPZ-RL | 制造商:Analog Devices 功能描述: |
| ADV7392 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。