- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374047 > ADV7324KSTZ (ANALOG DEVICES INC) Multiformat 216 MHz Video Encoder with Six NSV 14-Bit DACs PDF資料下載
參數(shù)資料
| 型號： | ADV7324KSTZ |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 顏色信號轉(zhuǎn)換 |
| 英文描述： | Multiformat 216 MHz Video Encoder with Six NSV 14-Bit DACs |
| 中文描述： | COLOR SIGNAL ENCODER, PQFP64 |
| 封裝： | LEAD FREE, MS-026BCD, LQFP-64 |
| 文件頁數(shù)： | 8/92頁 |
| 文件大?。?/td> | 992K |
| 代理商： | ADV7324KSTZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
ADV7324
TIMING SPECIFICATIONS
V
AA
= 2.375 V to 2.625 V, V
DD
= 2.375 V to 2.625 V, V
DD_IO
= 2.375 V to 3.6 V, V
REF
= 1.235 V, R
SET
= 3040 , R
LOAD
= 150 . All
specifications T
MIN
to T
MAX
(0°C to 70°C), unless otherwise noted.
Table 4.
Parameter
Min Typ Max
Unit
MPU PORT
1
SCLOCK Frequency
0
400
kHz
SCLOCK High Pulse Width, t
1
0.6
μs
SCLOCK Low Pulse Width, t
2
1.3
μs
Hold Time (Start Condition), t
3
0.6
μs
Rev. 0 | Page 8 of 92
Test Conditions
First clock generated after this period relevant for
repeated start condition
SD PAL square pixel mode
PS/HD async mode
SD (2×, 16×)
SD component mode (16×)
PS (1×)
PS (8×)
HD (2×, 1×)
Setup Time (Start Condition), t
4
Data Setup Time, t
5
SDATA, SCLOCK Rise Time, t
6
SDATA, SCLOCK Fall Time, t
7
Setup Time (Stop Condition), t
8
RESET Low Time
ANALOG OUTPUTS
Analog Output Delay
2
Output Skew
CLOCK CONTROL AND PIXEL PORT
3
f
CLK
f
CLK
Clock High Time, t
9
Clock Low Time, t
10
Data Setup Time, t
111
Data Hold Time, t
121
SD Output Access Time, t
13
SD Output Hold Time, t
14
HD Output Access Time, t
13
HD Output Hold Time, t
14
PIPELINE DELAY
4
0.6
100
0.6
100
40
40
2.0
2.0
5.0
5.0
7
1
81
63
76
35
41
36
300
300
29.5
15
14
μs
ns
ns
ns
μs
ns
ns
ns
MHz
MHz
% of one clock cycle
% of one clock cycle
ns
ns
ns
ns
ns
ns
Clock cycles
Clock cycles
Clock cycles
Clock cycles
Clock cycles
1
Guaranteed by characterization.
2
Output delay measured from the 50% point of the rising edge of CLOCK to the 50% point of DAC output full-scale transition.
3
Data: C[9:0]; Y[9:0], S[9:0]; Control: P_HSYNC, P_VSYNC, P_BLANK, S_HSYNC, S_VSYNC, S_BLANK.
4
SD, PS = 27 MHz, HD = 74.25 MHz.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADV7340 | Multiformat Video Encoder, Six 12-Bit Noise Shaped Video㈢ DACS |
| ADV7340BSTZ | Multiformat Video Encoder, Six 12-Bit Noise Shaped Video㈢ DACS |
| ADV7340EBZ | Multiformat Video Encoder, Six 12-Bit Noise Shaped Video㈢ DACS |
| ADV7341 | Multiformat Video Encoder, Six 12-Bit Noise Shaped Video㈢ DACS |
| ADV7341BSTZ | Multiformat Video Encoder, Six 12-Bit Noise Shaped Video㈢ DACS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7330 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 11-Bit Triple DAC Video Encoder |
| ADV73305502 | 制造商:LG Corporation 功能描述:FRAME ASSEMBLY |
| ADV73306701 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73306702 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73306703 | 制造商:LG Corporation 功能描述:Frame Assembly |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。