- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19504 > ADSP-2191MKSTZ-160 (Analog Devices Inc)IC DSP CONTROLLER 16BIT 144LQFP PDF資料下載
參數(shù)資料
| 型號： | ADSP-2191MKSTZ-160 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 18/48頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CONTROLLER 16BIT 144LQFP |
| 標準包裝： | 1 |
| 系列： | ADSP-21xx |
| 類型： | 定點 |
| 接口： | 主機接口，SPI，SSP，UART |
| 時鐘速率： | 160MHz |
| 非易失內存： | 外部 |
| 芯片上RAM： | 160kB |
| 電壓 - 輸入/輸出： | 3.00V，3.30V |
| 電壓 - 核心： | 2.50V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-LQFP（20x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
–25–
REV. A
ADSP-2191M
Host Port ALE Mode Write Cycle Timing
Address Latch Enable (ALE) mode. For more information on
ACK, Ready, ALE, and ACC mode selection, see the Host port
modes description on Page 8.
Table 15. Host Port ALE Mode Write Cycle Timing
Parameter
Min
Max
Unit
Switching Characteristics
t
WHKS1
HWR Asserted to HACK Asserted (Setup, ACK Mode) First
Byte
10
5t
HCLK +tNH
1
ns
t
WHKS2
HWR Asserted to HACK Asserted (Setup, ACK Mode)2
10
ns
t
WHKH
HWR Deasserted to HACK Deasserted (Hold, ACK Mode)
10
ns
t
WHS
HWR Asserted to HACK Asserted (Setup, Ready Mode)
10
ns
t
WHH
HWR Asserted to HACK Deasserted (Hold, Ready Mode)
First Byte
05t
HCLK +tNH
1
ns
Timing Requirements
t
HCMS or HCIOMS Asserted to HALE Asserted
0ns
t
ALPW
HALE Asserted Pulsewidth
4
ns
t
ALCSW
HALE Deasserted to
HCMS or HCIOMS Deasserted
1
ns
t
WCSW
HWR Deasserted to HCMS or HCIOMS Deasserted
0
ns
t
ALW
HALE Deasserted to
HWR Asserted
1
ns
t
WCS
HWR Deasserted (After Last Byte) to HCMS or
HCIOMS Deasserted (Ready for Next Write)
0ns
t
HKWD
HACK Asserted to
HWR Deasserted (Hold, ACK Mode)
1.5
ns
t
AALS
Address Valid to HALE Deasserted (Setup)
2
ns
t
ALAH
HALE Deasserted to Address Invalid (Hold)
4
ns
t
DWS
Data Valid to
HWR Deasserted (Setup)
4
ns
t
WDH
HWR Deasserted to Data Invalid (Hold)
1
ns
1t
NH are peripheral bus latencies (n
tHCLK); these are internal DSP latencies related to the number of peripheral DMAs attempting to access DSP memory
at the same time.
2Measurement is for the second, third, or fourth byte of a host write transaction. The quantity of bytes to complete a host write transaction is dependent on
the data bus size (8 or 16 bits) and the data type (16 or 24 bits).
相關PDF資料 |
PDF描述 |
|---|---|
| MLP2012S2R2T | INDUCTOR MULTILAYER 2.2UH 0805 |
| 10090098-S254VLF | DSUB STR 25POS SOCKET |
| ADSP-BF527KBCZ-6A | IC DSP 16BIT 600MHZ 208CSPBGA |
| TAJB106K020H | CAP TANT 10UF 20V 10% 1210 |
| XC9536XL-7VQ44I | IC CPLD 36MCELL 7.5NS 44VQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-2195MBCA-140 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 24-Bit 140MHz 140MIPS 144-Pin CSP-BGA 制造商:Rochester Electronics LLC 功能描述:16-BIT,140 MIPS, 2.5V, 80KBYTES RAM - Bulk |
| ADSP-2195MBST-140 | 功能描述:IC DSP CONTROLLER 16BIT 144LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:ADSP-21xx 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-2195MKCA-160 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 24-Bit 160MHz 160MIPS 144-Pin CSP-BGA 制造商:Rochester Electronics LLC 功能描述:16-BIT,160 MIPS, 2.5V, 80KBYTES RAM - Bulk |
| ADSP-2195MKST-160 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 24-Bit 160MHz 160MIPS 144-Pin LQFP 制造商:Analog Devices 功能描述:IC MICROCOMPUTER 16-BIT |
| adsp-2196mbca-140 | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。