- 您現(xiàn)在的位置：買(mǎi)賣IC網(wǎng) > PDF目錄19504 > ADSP-2191MKSTZ-160 (Analog Devices Inc)IC DSP CONTROLLER 16BIT 144LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-2191MKSTZ-160 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 16/48頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CONTROLLER 16BIT 144LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | ADSP-21xx |
| 類型： | 定點(diǎn) |
| 接口： | 主機(jī)接口，SPI，SSP，UART |
| 時(shí)鐘速率： | 160MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 160kB |
| 電壓 - 輸入/輸出： | 3.00V，3.30V |
| 電壓 - 核心： | 2.50V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應(yīng)商設(shè)備封裝： | 144-LQFP（20x20） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)當(dāng)前第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)
–23–
REV. A
ADSP-2191M
External Port Read Cycle Timing
For additional information on the ACK signal, see the discussion
Table 13. External Port Read Cycle Timing
Parameter1, 2
Min
Max
Unit
Switching Characteristics
t
CSRS
Chip Select Asserted to
RD Asserted Delay
0.5t
HCLK –3
ns
t
ARS
Address Valid to
RD Setup and Delay
0.5t
HCLK –3
ns
t
RSCS
RD Deasserted to Chip Select Deasserted Setup
0.5t
HCLK –2
ns
t
RW
RD Strobe Pulsewidth
t
HCLK –2+ W
3
ns
t
RSA
RD Deasserted to Address Invalid Setup
0.5t
HCLK –2
ns
t
RWR
RD Deasserted to WR, RD Asserted
t
HCLK
Timing Requirements
t
AKW
ACK Strobe Pulsewidth
t
HCLK
ns
t
RDA
RD Asserted to Data Access Setup
t
HCLK –4 +W
3
ns
t
ADA
Address Valid to Data Access Setup
t
HCLK +W
3
ns
t
SDA
Chip Select Asserted to Data Access Setup
t
HCLK +W
3
ns
t
SD
Data Valid to
RD Deasserted Setup
7
ns
t
HRD
RD Deasserted to Data Invalid Hold
0
ns
t
DRSAK
ACK Delay from
RD Low
0
ns
1t
HCLK is the peripheral clock period.
2These are timing parameters that are based on worst-case operating conditions.
3W = (number of waitstates specified in wait register)
tHCLK.
Figure 12. External Port Read Cycle Timing
D15–0
tARS
tRW
tAKW
tCDA
tRDA
tADA
tSDA
tSD
tHRD
ACK
RD
A21–0
tCSRS
tRSA
tRSCS
tDRSAK
tRWR
MS3--0
IOMS
BMS
WR
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MLP2012S2R2T | INDUCTOR MULTILAYER 2.2UH 0805 |
| 10090098-S254VLF | DSUB STR 25POS SOCKET |
| ADSP-BF527KBCZ-6A | IC DSP 16BIT 600MHZ 208CSPBGA |
| TAJB106K020H | CAP TANT 10UF 20V 10% 1210 |
| XC9536XL-7VQ44I | IC CPLD 36MCELL 7.5NS 44VQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-2195MBCA-140 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 24-Bit 140MHz 140MIPS 144-Pin CSP-BGA 制造商:Rochester Electronics LLC 功能描述:16-BIT,140 MIPS, 2.5V, 80KBYTES RAM - Bulk |
| ADSP-2195MBST-140 | 功能描述:IC DSP CONTROLLER 16BIT 144LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:ADSP-21xx 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤(pán) 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-2195MKCA-160 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 24-Bit 160MHz 160MIPS 144-Pin CSP-BGA 制造商:Rochester Electronics LLC 功能描述:16-BIT,160 MIPS, 2.5V, 80KBYTES RAM - Bulk |
| ADSP-2195MKST-160 | 制造商:Analog Devices 功能描述:DSP Fixed-Point 24-Bit 160MHz 160MIPS 144-Pin LQFP 制造商:Analog Devices 功能描述:IC MICROCOMPUTER 16-BIT |
| adsp-2196mbca-140 | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。