- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19486 > ADSP-21477KCPZ-1A (Analog Devices Inc)IC DSP SHARC 200MHZ LP 88LFCSP PDF資料下載
參數(shù)資料
| 型號： | ADSP-21477KCPZ-1A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 53/76頁 |
| 文件大小： | 0K |
| 描述： | IC DSP SHARC 200MHZ LP 88LFCSP |
| 標準包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | DAI，DPI，I²C，SPI，SPORT，UART/USART |
| 時鐘速率： | 200MHz |
| 芯片上RAM： | 2Mb |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 88-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 88-LFCSP-VQ（12x12） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
Rev. C
|
Page 57 of 76
|
July 2013
SPI Interface—Slave
Table 51. SPI Interface Protocol—Slave Switching and Timing Specifications
88-Lead LFCSP Package
All Other Packages
Unit
Parameter
Min
Max
Min
Max
Timing Requirements
tSPICLKS
Serial Clock Cycle
4 × tPCLK – 2
ns
tSPICHS
Serial Clock High Period
2 × tPCLK – 2
ns
tSPICLS
Serial Clock Low Period
2 × tPCLK – 2
ns
tSDSCO
SPIDS Assertion to First SPICLK Edge, CPHASE = 0 or CPHASE = 1
2 × tPCLK
ns
tHDS
Last SPICLK Edge to SPIDS Not Asserted, CPHASE = 0
2 × tPCLK
ns
tSSPIDS
Data Input Valid to SPICLK Edge (Data Input Setup Time)
2
ns
tHSPIDS
SPICLK Last Sampling Edge to Data Input Not Valid
2
ns
tSDPPW
SPIDS Deassertion Pulse Width (CPHASE = 0)
2 × tPCLK
ns
Switching Characteristics
tDSOE
SPIDS Assertion to Data Out Active
0
13
0
10.25
ns
tDSOE
1
SPIDS Assertion to Data Out Active (SPI2)
0
13
0
10.25
ns
tDSDHI
SPIDS Deassertion to Data High Impedance
0
2 × tPCLK
013.25
ns
tDSDHI
1
SPIDS Deassertion to Data High Impedance (SPI2)
0
2 × tPCLK
013.25
ns
tDDSPIDS
SPICLK Edge to Data Out Valid (Data Out Delay Time)
13
11.5
ns
tHDSPIDS
SPICLK Edge to Data Out Not Valid (Data Out Hold Time)
2 × tPCLK
ns
tDSOV
SPIDS Assertion to Data Out Valid (CPHASE = 0)
5 × tPCLK
ns
1 The timing for these parameters applies when the SPI is routed through the signal routing unit. For more information, see the processor hardware reference, “Serial Peripheral
Interface Port (SPI)” chapter.
Figure 37. SPI Slave Timing
tSPICHS
tSPICLS
tSPICLKS
tHDS
tSDPPW
tSDSCO
tDSOE
tDDSPIDS
tDSDHI
tHDSPIDS
tHSPIDS
tSSPIDS
tDSDHI
tDSOV
tHSPIDS
tHDSPIDS
SPIDS
(INPUT)
MISO
(OUTPUT)
MOSI
(INPUT)
MISO
(OUTPUT)
MOSI
(INPUT)
CPHASE = 1
CPHASE = 0
SPICLK
(CP = 0,
CP = 1)
(INPUT)
tSSPIDS
相關PDF資料 |
PDF描述 |
|---|---|
| TAP106K035BRS | CAP TANT 10UF 35V 10% RADIAL |
| XC95144XL-7TQ100C | IC CPLD 144 MCELL 3.3V 100-TQFP |
| IRU1010-33CDTR | IC REG LDO 3.3V 1A D-PAK |
| ADSP-BF522BBCZ-3A | IC DSP CTRLR 300MHZ 208CSPBGA |
| TAJW227M004SNJ | CAP TANT 220UF 4V 20% 2312 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21477KSWZ-1A | 功能描述:IC DSP SHARK 200MHZ 100LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21478 | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
| ADSP-21478BBCZ-2A | 功能描述:IC DSP SHARK 266MHZ 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21478BBCZ-2AX | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-21478BCPZ-1A | 功能描述:IC DSP SHARK 200MHZ 88LFCSP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。