- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄9098 > ADF4108BCPZ-RL7 (Analog Devices Inc)IC PLL FREQUENCY SYNTH 20-LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADF4108BCPZ-RL7 |
| 廠(chǎng)商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 5/20頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC PLL FREQUENCY SYNTH 20-LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1,500 |
| 類(lèi)型： | 時(shí)鐘/頻率合成器，RF |
| PLL： | 是 |
| 輸入： | CMOS，TTL |
| 輸出： | 時(shí)鐘 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:1 |
| 差分 - 輸入:輸出： | 是/無(wú) |
| 頻率 - 最大： | 8GHz |
| 除法器/乘法器： | 無(wú)/無(wú) |
| 電源電壓： | 3.2 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 20-VFQFN 裸露焊盤(pán)，CSP |
| 供應(yīng)商設(shè)備封裝： | 20-LFCSP-VQ |
| 包裝： | 帶卷 (TR) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)當(dāng)前第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)
Data Sheet
ADF4108
Rev. E | Page 13 of 20
AB COUNTER LATCH MAP
DB20
DB19
DB18
DB17
DB16
DB15
DB14
DB13
DB12
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
C2 (0) C1 (1)
A1
A2
A3
A4
A5
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
B12
B13
A6
DB21
DB22
DB23
G1
0
1
0
F4 (FUNCTION LATCH)
FASTLOCK ENABLE
1
A6
A5
..........
A2
A1
0
..........
0
..........
0
1
0
..........
1
0
2
0
..........
1
3
.
..........
.
..........
.
..........
.
1
..........
0
60
1
..........
0
1
61
1
..........
1
0
62
1
..........
1
63
X
B13
B12
B11
B3
B2
B1
0
..........
0
..........
0
1
0
..........
0
1
0
..........
0
1
3
.
..........
.
..........
.
..........
.
1
..........
1
0
8188
1
..........
1
0
1
8189
1
..........
1
0
8190
1
..........
1
8191
X = DON’T CARE
RESERVED
13-BIT B COUNTER
6-BIT A COUNTER
CONTROL
BITS
CP
G
AI
N
A COUNTER
DIVIDE RATIO
B COUNTER DIVIDE RATIO
NOT ALLOWED
THESE BITS ARE NOT USED
BY THE DEVICE AND ARE
DON'T CARE BITS.
OPERATION
G1
CP GAIN
CHARGE PUMP CURRENT
SETTING 1 IS PERMANENTLY USED.
CHARGE PUMP CURRENT
SETTING 2 IS PERMANENTLY USED.
CHARGE PUMP CURRENT
SETTING 1 IS USED.
CHARGE PUMP CURRENT IS
SWITCHED TO SETTING 2. THE
TIME SPENT IN SETTING 2 IS
DEPENDENT ON WHICH FASTLOCK
MODE IS USED. SEE FUNCTION
LATCH DESCRIPTION.
N = BP + A, P IS PRESCALER VALUE SET IN THE FUNCTION
LATCH. B MUST BE GREATER THAN OR EQUAL TO A. FOR
CONTINUOUSLY ADJACENT VALUES OF (N × FREF), AT THE
OUTPUT, NMIN IS (P2 – P).
06015-
023
Figure 17. AB Counter Latch Map
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-B7K-MY-F4 | CONVERTER MOD DC/DC 40V 50W |
| VI-B7K-MY-F3 | CONVERTER MOD DC/DC 40V 50W |
| AD9901KPZ-REEL | IC DISCRIMINATOR PH/FREQ 20PLCC |
| VI-B7K-MY-F1 | CONVERTER MOD DC/DC 40V 50W |
| ADF4108BCPZ-RL | IC PLL FREQUENCY SYNTH 20-LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADF4108BRUZ | 制造商:Analog Devices 功能描述:PLL FREQ SYNTHESIZER SGL UP TO 325MHZ 16TSSOP - Rail/Tube |
| ADF4108BRUZ-RL | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:PLL Frequency Synthesizer |
| ADF4108BRUZ-RL7 | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:PLL Frequency Synthesizer |
| ADF4108L703F | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:PLL Frequency Synthesizer |
| ADF4108S | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:PLL Frequency Synthesizer |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。