參數(shù)資料
型號(hào)： ADC1443D125HD
廠商： NXP Semiconductors N.V.
元件分類： 外設(shè)及接口
英文描述： Dual channel 14-bit ADC; 125 Msps; JESD204B-compliant CGVxpress? serial outputs
封裝： ADC1443D125HD/C1<SOT935-2 (HLQFN56R)|<<http://www.nxp.com/packages/SOT935-2.html<1<Always Pb-free,;
文件頁(yè)數(shù)： 50/50頁(yè)
文件大?。?/td> 408K
代理商： ADC1443D125HD
NXP Semiconductors
ADC1443D series
Dual 14-bit ADC; 125, 160 or 200 Msps; JESD204A/B serial outputs
NXP B.V. 2011.
All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com
Date of release: 28 September 2011
Document identifier: ADC1443D_SER
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
17. Contents
1
2
3
4
5
6
6.1
6.2
7
8
9
10
10.1
10.2
10.2.1
10.2.2
10.2.3
10.3
11
11.1
11.1.1
11.1.2
11.1.3
11.1.4
11.1.5
11.1.6
11.2
11.2.1
11.2.2
11.2.3
11.2.4
General description. . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Ordering information. . . . . . . . . . . . . . . . . . . . . 2
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning information. . . . . . . . . . . . . . . . . . . . . . 4
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 7
Thermal characteristics . . . . . . . . . . . . . . . . . . 7
Static characteristics. . . . . . . . . . . . . . . . . . . . . 7
Dynamic characteristics . . . . . . . . . . . . . . . . . 10
Dynamic characteristics . . . . . . . . . . . . . . . . . 10
Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Clock timing . . . . . . . . . . . . . . . . . . . . . . . . . . 14
SYSREF timing. . . . . . . . . . . . . . . . . . . . . . . . 14
SPI timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Typical dynamic performances. . . . . . . . . . . . 16
Application information. . . . . . . . . . . . . . . . . . 20
Analog inputs . . . . . . . . . . . . . . . . . . . . . . . . . 20
Input stage . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Common-mode input voltage (V
I(cm)
) . . . . . . . 20
Pin VCM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Programmable full-scale. . . . . . . . . . . . . . . . . 21
Anti-kickback circuitry. . . . . . . . . . . . . . . . . . . 21
Transformer . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Clock input . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Drive modes . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Equivalent input circuit . . . . . . . . . . . . . . . . . . 25
Clock input divider . . . . . . . . . . . . . . . . . . . . . 25
Multi-device synchronization (pins SYSREF,
SYSREFN and SYSREFP). . . . . . . . . . . . . . . 25
Digital outputs. . . . . . . . . . . . . . . . . . . . . . . . . 25
Digital output buffers. . . . . . . . . . . . . . . . . . . . 25
JESD204A/JESD204B serializer . . . . . . . . . . 26
11.3.2.1 Digital JESD204A/JESD204B formatter. . . . . 26
11.3.3
OuT-of-Range (OTR) . . . . . . . . . . . . . . . . . . . 28
11.3.4
Digital offset . . . . . . . . . . . . . . . . . . . . . . . . . . 28
11.3.5
Test patterns. . . . . . . . . . . . . . . . . . . . . . . . . . 29
11.3.6
Output data format selection. . . . . . . . . . . . . . 29
11.3.7
Output codes versus input voltage . . . . . . . . . 29
11.4
Configuration pins
(CFG0, CFG1, CFG2, CFG3). . . . . . . . . . . . . 30
11.5
Serial Peripheral Interface (SPI). . . . . . . . . . . 31
11.5.1
Register description . . . . . . . . . . . . . . . . . . . . 31
11.5.2
Register allocation map . . . . . . . . . . . . . . . . . 33
11.3
11.3.1
11.3.2
11.5.3
11.5.3.1 ADC control registers. . . . . . . . . . . . . . . . . . . 36
11.5.3.2 JESD204A/JESD204B control registers . . . . 40
12
Package outline. . . . . . . . . . . . . . . . . . . . . . . . 45
13
Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 46
14
Revision history . . . . . . . . . . . . . . . . . . . . . . . 47
15
Legal information . . . . . . . . . . . . . . . . . . . . . . 48
15.1
Data sheet status. . . . . . . . . . . . . . . . . . . . . . 48
15.2
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
15.3
Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . . 48
15.4
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 49
16
Contact information . . . . . . . . . . . . . . . . . . . . 49
17
Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Detailed register description . . . . . . . . . . . . . 36
相關(guān)PDF資料
PDF描述
ADC1443D125HD Dual channel 14-bit ADC; 125 Msps; JESD204B-compliant CGVxpress? serial outputs
ADC1443D160HD Dual channel 14-bit ADC; 160 Msps; JESD204B-compliant CGVxpress? serial outputs
ADC1443D200HD Dual channel 14-bit ADC; 200 Msps; JESD204B-compliant CGVxpress? serial outputs
ADC1610S065HN Single 16-bit ADC 65 Msps CMOS or LVDS DDR digital outputs
ADC1610S065HN Single 16-bit ADC 65 Msps CMOS or LVDS DDR digital outputs
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADC1443D125W1-DB 制造商:Integrated Device Technology Inc 功能描述:BOARD - Boxed Product (Development Kits)
ADC1443D125W4-DB 制造商:Integrated Device Technology Inc 功能描述:BOARD - Boxed Product (Development Kits)
ADC1443D125WO-DB 制造商:Integrated Device Technology Inc 功能描述:BOARD - Boxed Product (Development Kits)
ADC1443D160HD-C1 功能描述:模數(shù)轉(zhuǎn)換器 - ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體:
ADC1443D160HD-C18 制造商:Integrated Device Technology Inc 功能描述:HLQFN56R - Tape and Reel
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*